公开(公告)号：KR1020050007755A

公开(公告)日：2005-01-21

申请号：KR1020030047351

申请日：2003-07-11

Applicant: 한국과학기술원

Inventor： 이귀로 ,  구연우 ,  남일구

IPC: H01L27/04

Abstract: PURPOSE: A circuit using a vertical bipolar junction transistor as a current source in a standard triple well CMOS process is provided to improve a phase noise characteristic by forming a bias current source of a voltage controlled oscillator with the vertical bipolar junction transistor. CONSTITUTION: A plurality of negative resistance cells(301,305) are used for generating negative resistance elements of a voltage controlled oscillator. An LC tank is connected among the negative resistance cells and a first power supply in order to change a frequency of an output signal by changing an impedance according to a control voltage. A current source is connected among the negative resistance cells and a second power supply in order to supply a constant current. The current source is formed in a standard triple well CMOS process having a deep n well. An emitter is formed by an n+ source-drain diffusion region a CMOS process. A base is formed by a p well and a p+ source-drain diffusion region. A collector is formed by a deep n well, an n well, and an n+ source-drain diffusion region.

Abstract translation: 目的：提供一种在标准三阱CMOS工艺中使用垂直双极结晶体管作为电流源的电路，通过用垂直双极结型晶体管形成压控振荡器的偏置电流源来提高相位噪声特性。 构成：多个负电阻电池（301,305）用于产生压控振荡器的负电阻元件。 在负电阻单元和第一电源之间连接LC箱，以通过根据控制电压改变阻抗来改变输出信号的频率。 电流源连接在负电阻单元和第二电源之间以提供恒定电流。 电流源在具有深n阱的标准三阱CMOS工艺中形成。 发射极由CMOS工艺的n +源极 - 漏极扩散区域形成。 基极由p阱和p +源极 - 漏极扩散区形成。 集电极由深n阱，n阱和n +源极 - 漏极扩散区形成。

公开(公告)号：KR100831750B1

公开(公告)日：2008-05-23

申请号：KR1020050118296

申请日：2005-12-06

Applicant: 한국과학기술원

Inventor： 남일구 ,  차혁규 ,  서보익 ,  김진봉 ,  이귀로

IPC: G11C17/10

Abstract: 본 발명은 씨모스 롬을 이용한 회로장치에 관한 것으로, 특히 일반 롬 대신에 씨모스 롬을 이용하여 한 번의 표준 씨모스 공정만으로 원칩화가 가능한 씨모스 롬을 이용한 회로 장치에 관한 것이다. 그 장치는 표준 CMOS(Complementary Metal Oxide Semiconductor) 공정으로 구현된 ROM(Read Only Memory)을 이용하여, 상기 ROM이 포함된 회로장치의 다른 소자들과 함께 표준 CMOS공정으로 동시 집적이 가능한 것을 특징으로 한다. 본 발명에 의하면, 종래의 일반 롬 대신에 본 출원인에 의해 개발된 씨모스 롬을 이용함으로써, 표준 씨모스 공정만을 이용하여 원칩화가 가능함으로 집적도가 높아지며 비용을 크게 절감시킬 수 있다.
CMOS ROM, 명령어 디코딩 룩업 테이블, 제어 정보 룩업 테이블, 모듈레이터

公开(公告)号：KR100650329B1

公开(公告)日：2006-11-27

申请号：KR1020050105171

申请日：2005-11-04

Applicant: 한국과학기술원

Inventor： 남일구 ,  이귀로 ,  이준희

IPC: H04B1/06 ,  H04B1/16

Abstract: A receiver using a vertical BJT(Bipolar Junction Transistor) realized by a deep n-well CMOS(Complementary Metal Oxide Semiconductor) is provided to reduce I/f noise, consequently linearity is improved while mismatch between I(In-phase) and Q(Quadrature) channels is solved. An input unit(210) amplifies a small input signal so as to have little noise deterioration, and outputs an output signal. A converter(220) converts the output signal into the first and second differential signals without distortion, and outputs the converted signals. The first and second differential signals are cross-coupled together in a transmitter(230), and the cross-coupled signals are outputted from the transmitter(230). A mixer unit(240) consists of the first mixer stage(241) for mixing the first differential signal with I and Q local oscillation signals, and the second mixer stage(242) for mixing the second differential signal with the I and Q local oscillation signals.

Abstract translation: 为了降低I / f噪声，提供使用由深n阱CMOS（互补金属氧化物半导体）实现的垂直BJT（双极结晶体管）的接收器，因此线性改善，同时I（同相）和Q（ 正交）通道解决。 输入单元（210）放大小的输入信号以使噪声恶化很小，并输出输出信号。 A转换器（220）将输出信号无失真地转换为第一和第二差分信号，并输出转换后的信号。 第一和第二差分信号在发射器（230）中交叉耦合在一起，并且交叉耦合信号从发射器（230）输出。 混合器单元（240）由用于将第一差分信号与I和Q本地振荡信号混合的第一混合器级（241）组成，以及第二混合器级（242）用于将第二差分信号与I和Q本地振荡 信号。

公开(公告)号：KR100616233B1

公开(公告)日：2006-08-25

申请号：KR1020050069155

申请日：2005-07-28

Applicant: 한국과학기술원

Inventor： 이귀로 ,  남일구 ,  김영진

IPC: H01L29/73

Abstract: 본 발명은 통신 시스템에 관한 것으로서, 본 발명은 DC 오프셋, I/Q회로 간 정합 특성, 및 잡음 특성이 개선된 수신 감도가 우수한 직접 변환 수신기에 관한 것이다.
본 발명에 따른 깊은 엔웰을 갖는 3중웰 씨모스 공정으로 구현된 수직형 바이폴라 접합 트랜지스터 제조방법은 수직형 바이폴라 접합 트랜지스터를 포함하는 바이-씨모스(BiCMOS) 트랜지스터 제조방법에 있어서, 깊은 N웰을 갖는 3중웰 CMOS 공정에서 구현되며, 에미터는 CMOS 공정의 N+ 소스-드레인 확산영역에 의하여 형성되고, 베이스는 CMOS 공정의 P웰 및 P+ 소스-드레인 확산영역에 의하여 형성되며, 콜렉터는 CMOS 공정의 깊은 N웰, N웰 및 N+ 콘텍트에 의하여 형성되며, 수직형 바이폴라 접합 트랜지스터의 P웰은 쉘로우(shallow) p-베이스 임플란트(p-base implant) 공정에 의하여 P웰의 두께가 감소되는 것을 특징으로 이루어진다.
수직형 바이폴라 접합 트랜지스터, 표준 CMOS 공정, 수신기, 믹서, 증폭기

Abstract translation: 本发明涉及通信系统，更具体地说，涉及具有优异的直流偏移，I / Q电路之间的匹配特性以及改善的噪声特性的直接转换接收器。

公开(公告)号：KR100492280B1

公开(公告)日：2005-05-30

申请号：KR1020030047351

申请日：2003-07-11

Applicant: 한국과학기술원

Inventor： 이귀로 ,  구연우 ,  남일구

IPC: H01L27/04

Abstract: 본 발명은 표준 3중 웰 CMOS 공정에서 구현된 수직형 바이폴라 정션 트랜지스터를 이용하는 전압 제어 발진기, 차동 회로, 및 전류 미러 회로에 관한 것이다. 본 발명의 일실시예에 따르면, 전압 제어 발진기는 부성 저항 성분을 생성하기 위한 부성 저항 셀, 제어 전압에 의하여 임피던스를 가변시킴으로써 출력 신호의 주파수를 가변시키는 LC 탱크, 및 일정한 전류를 공급하기 위한 전류 소오스를 포함하되, 전류 소오스는 깊은 n웰을 가지는 표준 3중 웰 CMOS 공정에서 구현되고, 에미터는 CMOS 공정의 n+ 소스-드레인 확산영역에 의하여 형성되고, 베이스는 CMOS 공정의 p웰, p+ 소스-드레인 확산영역에 의하여 형성되며, 콜렉터는 CMOS 공정의 깊은 n웰, n웰 및 n+ 소스-드레인 확산영역에 의하여 형성되는 수직형 바이폴라 정션 트랜지스터로 구현된다. 또한, 본 발명의 다른 실시예에 따르면, 전압 제어 발진기의 부성 저항 셀, 각종 차동 회로의 전류 소오스, 또는 전류 미러 회로의 능동 소자를 수직형 바이폴라 정션 트랜지스터로 구현함으로써, 전체 회로의 위상 잡음 특성과 1/f 잡음 특성 및 소자간 정합 특성을 개선시키며 동작 전압의 여유(voltage head room)를 높일 수 있다.

公开(公告)号：KR1020040006521A

公开(公告)日：2004-01-24

申请号：KR1020020040821

申请日：2002-07-12

Applicant: 한국과학기술원

Inventor： 이귀로 ,  남일구

IPC: H04B1/26

CPC classification number: H04B1/30 ,  H03D7/1433 ,  H03D7/1441 ,  H03D7/1458 ,  H03D7/1466 ,  H03D7/1483 ,  H03D2200/0047

Abstract: PURPOSE: A direct conversion receiver using a vertical BJT(Bipolar Junction Transistor) embodied by a deep n-well CMOS(Complementary Metal Oxide Semiconductor) process is provided to improve a DC offset, a matching feature between I/O signals and an 1/f noise feature. CONSTITUTION: A BPF(Band Pass Filter)(501) passes a specific band of a receiving signal. An LNA(Low Noise Amplifier)(503) amplifies the signal of the BPF(501). An active mixer(505) mixes the signal outputted from the LNA(503) with a local oscillation signal, and outputs a scalar baseband signal. A baseband analog circuit(507) filters and amplifies the baseband signal outputted from the active mixer(505). The active mixer(505) is embodied in a triple-well CMOS process. The active mixer(505) has a switching element embodied as a vertical BJT. An emitter of the switching element is formed by an n+ source-drain diffusion region of the CMOS process, and a base of the switching element is formed by a p-well and a p+ source-drain diffusion region of the CMOS process. A collector of the switching element is formed by a deep n-well, an n-well and an n+ source-drain diffusion region of the CMOS process.

Abstract translation: 目的：提供使用由深n阱CMOS（互补金属氧化物半导体）工艺实现的垂直BJT（双极结晶体管）的直接转换接收器，以改善DC偏移，I / O信号与1 / f噪音功能。 构成：BPF（带通滤波器）（501）通过接收信号的特定频带。 LNA（低噪声放大器）（503）放大BPF（501）的信号。 有源混频器（505）将从LNA（503）输出的信号与本地振荡信号混频，并输出标量基带信号。 基带模拟电路（507）对从有源混频器（505）输出的基带信号进行滤波和放大。 有源混频器（505）体现在三阱CMOS工艺中。 有源混频器（505）具有实现为垂直BJT的开关元件。 开关元件的发射极由CMOS工艺的n +源极 - 漏极扩散区域形成，并且开关元件的基极由CMOS工艺的p阱和p +源极 - 漏极扩散区域形成。 开关元件的集电极由CMOS工艺的深n阱，n阱和n +源极 - 漏极扩散区形成。

公开(公告)号：KR1020070059451A

公开(公告)日：2007-06-12

申请号：KR1020050118296

申请日：2005-12-06

Applicant: 한국과학기술원

Inventor： 남일구 ,  차혁규 ,  서보익 ,  김진봉 ,  이귀로

IPC: G11C17/10

CPC classification number: G11C17/12 ,  G11C5/14 ,  G11C7/1078 ,  G11C17/18

Abstract: A circuit apparatus is provided to implement a SOC(System On Chip) through only standard CMOS process by using a CMOS ROM instead of a conventional ROM. A circuit apparatus using a CMOS ROM can be integrated with other devices of the circuit apparatus including a ROM(Read Only Memory) implemented by a standard CMOS(Complementary Metal Oxide Semiconductor) process, through the standard CMOS process. In the ROM, first to third input stages are comprised and data is stored by a voltage applied to the input stages. A cell access transistor includes a gate and a drain forming the second input stage and a source forming the third input stage, and is enabled by a voltage applied between the gate and the source. A high voltage blocking transistor includes a gate, a drain and a source connected to the drain of the cell access transistor, and conducts a current to the source from the drain by a bias voltage applied to the gate, and prevents a high voltage applied to the third input stage from being directly applied to the cell access transistor. An anti-fuse transistor includes a gate forming the third input stage and a source and a drain connected to the drain of the high voltage blocking transistor, and a high voltage is applied to the third input stage, and a gate oxide is broken down when the cell access transistor is enabled.

Abstract translation: 提供了一种电路装置，通过使用CMOS ROM代替常规ROM，仅通过标准CMOS工艺来实现SOC（片上系统）。 使用CMOS ROM的电路装置可以与包括通过标准CMOS工艺的标准CMOS（互补金属氧化物半导体）工艺实现的ROM（只读存储器）的电路装置的其它器件集成。 在ROM中，包括第一至第三输入级，并且通过施加到输入级的电压来存储数据。 电池存取晶体管包括形成第二输入级的栅极和漏极和形成第三输入级的源，并且通过施加在栅极和源极之间的电压使能。 高电压阻断晶体管包括栅极，漏极和连接到电池存取晶体管的漏极的源极，并且通过施加到栅极的偏置电压从漏极导通电流，并且防止施加到栅极 第三输入级被直接应用于单元存取晶体管。 反熔丝晶体管包括形成第三输入级的栅极和连接到高压阻断晶体管的漏极的源极和漏极，并且高电压被施加到第三输入级，并且栅极氧化物被分解为当 单元存取晶体管被使能。

公开(公告)号：KR100446004B1

公开(公告)日：2004-08-25

申请号：KR1020020040821

申请日：2002-07-12

Applicant: 한국과학기술원

Inventor： 이귀로 ,  남일구

IPC: H04B1/26

CPC classification number: H04B1/30 ,  H03D7/1433 ,  H03D7/1441 ,  H03D7/1458 ,  H03D7/1466 ,  H03D7/1483 ,  H03D2200/0047

Abstract: This invention is about the direct conversion receiver. It is excellent the receiving sensitivity that DC off-set, matching characteristics of the relationship of I/Q circuits and noise characteristics are improved. In order to achieve this purpose, the direct conversion receiver uses vertical bipolar junction transistor available in standard triple-well CMOS technology in the switching element of mixer and base-band analog circuits. Furthermore, as using the passive mixer in the other practical example of this invention, this invention controls the occurrence of l/f noise. As using the vertical bipolar junction transistor available in standard triple-well CMOS in the base-band analog circuits, this invention realizes the direct conversion receiver that DC off-set, matching characteristics of the relationship of I/Q circuit and noise characteristics are improved.

Abstract translation: 本发明涉及直接转换接收机。 直流偏置，I / Q电路关系的匹配特性和噪声特性得到改善的接收灵敏度非常好。 为了实现这一目的，直接转换接收器在混频器和基带模拟电路的开关元件中使用标准三阱CMOS技术中可用的垂直双极结型晶体管。 而且，在本发明的另一个实际例子中使用无源混频器时，本发明控制了I / f噪声的发生。 由于在基带模拟电路中使用标准三阱CMOS中可用的垂直双极结型晶体管，本发明实现了直流偏移，I / Q电路与噪声特性关系匹配特性得到改善的直接转换接收器 。