-
公开(公告)号：KR1020120119280A
公开(公告)日：2012-10-31
申请号：KR1020110037097
申请日：2011-04-21
CPC classification number: H01L28/86 , H01L23/5223 , H01L23/5225 , H01L2924/0002 , H01L2924/00
Abstract: PURPOSE: A capacitor having high reliability is provided to increase effective area which a capacitor generates capacitance. CONSTITUTION: A first conductive pattern(122) is arranged between first and second electrodes(100,140). The first conductive pattern includes a closed loop on a plane. A second conductive pattern(124) is arranged inside an internal space. A first contact plug(154) penetrates the second conductive pattern. The first contact plug contacts the first and second electrodes.
Abstract translation: 目的：提供具有高可靠性的电容器，以增加电容器产生电容的有效面积。 构成：第一导电图案（122）布置在第一和第二电极（100,140）之间。 第一导电图案包括平面上的闭环。 第二导电图案（124）布置在内部空间内。 第一接触插塞（154）穿透第二导电图案。 第一接触插塞接触第一和第二电极。
-
公开(公告)号：KR101007063B1
公开(公告)日：2011-01-12
申请号：KR1020080107657
申请日：2008-10-31
Applicant: 한국과학기술원
IPC: H03M1/12
CPC classification number: H03M1/0695 , H03M1/144 , H03M1/468
Abstract: 본 발명은 SAR-ADC에서 디지털 에러수정 기법을 이용하여 A/D 변환속도를 향상시키고 기준전압 구동기의 설계조건을 완화시키는 기술에 관한 것이다. 이러한 본 발명은, 아날로그 신호를 생성하기 위한 엘리먼트의 어레이를 복수개의 서브 DAC로 설정하고, 이들이 하나 이상의 엘리먼트를 공유한 형태로 구성되어 입력신호와의 비교 기준전압을 생성하도록 DAC를 관리하는 과정과; 상기 DAC를 통한 입력신호에 대한 디지털 출력코드를 얻기 위하여 처음 입력신호와의 비교의 기준이 되는 DAC 신호를 생성할 때, 추후의 디지털 에러수정을 위해 의도된 오프셋을 인가하여 MSB를 얻고, 이후에는 이진 결정기법을 적용하여 하위 비트의 코드들을 순차적으로 획득하는 방식으로 서브 DAC의 디지털 출력코드를 획득하는 과정과; 상기 서브 DAC와 엘리먼트를 공유하는 다음 단의 서브 DAC에서 코드결정을 시작할 때, 상위 코드를 결정하는데 사용된 DAC 엘리먼트를 다시 스위칭하여 엘리먼트의 추가 없이도 아날로그 입력전압의 레벨로 예상되는 범위를 리던던시를 두어 확장시키고, 그 범위의 정중앙에 비교전압이 생성되도록 한 후 공유된 DAC 엘리먼트로부터 하위 비트에 걸쳐 SAR 이진 결정과정에 따라 디지털 출력코드를 획득하는 과정과; 상기 서브 DAC를 이용하여 얻은 출력코드와 그 다음의 서브 DAC를 이용하여 얻은 출력코드를 중첩되게 더하여 그 결과를 최종의 디지털 출력코드로 출력하는 과정에 의해 달성된다.
아날로그/디지털 변환기, 디지털 에러수정, 서브 DAC-
公开(公告)号：KR1020100048477A
公开(公告)日：2010-05-11
申请号：KR1020080107657
申请日：2008-10-31
Applicant: 한국과학기술원
IPC: H03M1/12
CPC classification number: H03M1/0695 , H03M1/144 , H03M1/468
Abstract: PURPOSE: A digital error correction method of the analog to digital converter of the SAR mode and an apparatus thereof amends the digital error by using without the hardware addition with the switching control for the DAC(Digital Analogue Converter) reference voltage crystallization only the logic. CONSTITUTION: An array of the element created the analog signal is instituted as a plurality of sub DACs. The DAC(42) is managed in order to be created for the comparison with standard voltage with the input signal. By applying the offset in which MSB is intended it obtains, applying the binary decision technique the digital output code of the sub DAC obtains.
Abstract translation: 目的：SAR模式的模/数转换器的数字纠错方法及其装置通过使用没有硬件加法的DAC（数字模拟转换器）参考电压结晶的逻辑来修正数字误差。 构成：创建模拟信号的元件的阵列被建立为多个子DAC。 管理DAC（42）以便与用输入信号与标准电压进行比较来创建。 通过应用其获得的MSB的偏移量，应用二进制判定技术，子DAC的数字输出代码获得。
-
-
Search Results
3
records
(took 0.015 seconds)
