公开(公告)号：KR1020090103269A

公开(公告)日：2009-10-01

申请号：KR1020080028764

申请日：2008-03-28

Applicant: 한국전기연구원

Inventor： 허영 ,  전성채 ,  진승오 ,  박진구 ,  임현우 ,  서정호

IPC: H01L31/105

CPC classification number: H01L31/105 ,  H01L21/0262 ,  H01L31/0392 ,  H01L31/18

Abstract: PURPOSE: A method for fabricating PIN sensor is provided to improve productivity and yield by forming N+ doping layer in an LPCVD process of batch type. CONSTITUTION: A method of manufacturing a PIN sensor comprises as follows. The first doped layer(110) is formed at both sides of the intrinsic layer substrate by performing the LPCVD(Low Pressure Chemical Vapor Deposition) process of batch type. The first doped layers formed in one side of the intrinsic layer substrate are removed. The photoresist pattern is formed at the upper part of one side of the intrinsic layer substrate in which the first doped layers are removed. The second doped layer(130) is formed by performing ion implantation on one side of the intrinsic layer substrate using the mask as the photoresist pattern. The photoresist pattern is removed. The gate electrode(140) is formed at the upper part of one side of the intrinsic layer substrate including the second doped layer.

Abstract translation: 目的：提供一种用于制造PIN传感器的方法，以通过在分批式LPCVD工艺中形成N +掺杂层来提高生产率和产量。 构成：制造PIN传感器的方法包括如下。 通过执行批次式的LPCVD（低压化学气相沉积）工艺，在本征层衬底的两侧形成第一掺杂层（110）。 去除在本征层衬底的一侧中形成的第一掺杂层。 光致抗蚀剂图案形成在其中去除第一掺杂层的本征层衬底的一侧的上部。 通过使用掩模作为光致抗蚀剂图案，在本征层衬底的一侧上进行离子注入来形成第二掺杂层（130）。 去除光致抗蚀剂图案。 栅电极（140）形成在包括第二掺杂层的本征层衬底的一侧的上部。

公开(公告)号：KR100967428B1

公开(公告)日：2010-07-01

申请号：KR1020080028764

申请日：2008-03-28

Applicant: 한국전기연구원

Inventor： 허영 ,  전성채 ,  진승오 ,  박진구 ,  임현우 ,  서정호

IPC: H01L31/105

Abstract: 본 발명은 반도체 소자의 제조 방법에 있어서, 특히 배치(batch) 타입으로 LPCVD(Low Pressure Chemical Vapor Deposition) 공정을 수행하여 N+ 도핑층을 형성함으로써, 반도체 소자 양산시, 생산성 및 제조 수율을 향상시키는 PIN 센서 제조 방법에 관한 것이다.
본 발명에 따른 PIN 센서 제조 방법은, 배치(batch) 타입으로 LPCVD(Low Pressure Chemical Vapor Deposition) 공정을 수행하여 진성층 기판의 양면에 제 1 도핑층을 형성하는 단계, 상기 진성층 기판의 일면에 형성된 제 1 도핑층을 제거하는 단계, 상기 제 1 도핑층이 제거된 상기 진성층 기판의 일면 상부에 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 마스크로 상기 진성층 기판의 일면에 이온주입을 수행하여 제 2 도핑층을 형성하는 단계, 상기 포토레지스트 패턴을 제거하는 단계 및 상기 제 2 도핑층을 포함하는 상기 진성층 기판의 일면 상부에 게이트 전극을 형성하는 단계를 포함하여 이루어진다.
반도체 소자, 배치(batch) 방식, LPCVD, 도핑, PIN 센서

公开(公告)号：KR1020080088147A

公开(公告)日：2008-10-02

申请号：KR1020070030679

申请日：2007-03-29

Applicant: 한국전기연구원

Inventor： 허영 ,  전성채 ,  진승오 ,  박진구 ,  임현우 ,  김진영

IPC: H01L31/105

CPC classification number: H01L31/105 ,  H01L31/0392 ,  H01L31/18

Abstract: A method for manufacturing a P-I-N photodiode is provided to cure dangling bondings and to reduce leakage current by growing a thermal oxide layer as an IMD(Inter Metallic Dielectric) layer on a silicon wafer. An ion implantation process is performed to form a P-region, an I-region, and an N-region in a vertical direction by implanting a third group impurity or a fifth group impurity onto a silicon wafer(S210). An IMD layer formation process is performed to form an IMD layer on a surface of the silicon wafer including the P-region(S220). A contact via and metal line formation process is performed to form a contact via and a metal line on the IMD layer(S230). In the IMD layer formation process, a thermal oxide layer is formed by performing a thermal oxidation process.

Abstract translation: 提供了制造P-I-N光电二极管的方法来固化悬挂键并通过在硅晶片上生长作为IMD（金属间介质）层的热氧化物层来减少漏电流。 通过在硅晶片上注入第三组杂质或第五组杂质，执行离子注入工艺以在垂直方向上形成P区，I区和N区（S210）。 执行IMD层形成处理以在包括P区的硅晶片的表面上形成IMD层（S220）。 进行接触通孔和金属线形成工艺以在IMD层上形成接触通孔和金属线（S230）。 在IMD层形成工艺中，通过进行热氧化处理形成热氧化层。