公开(公告)号：KR1020080088147A

公开(公告)日：2008-10-02

申请号：KR1020070030679

申请日：2007-03-29

Applicant: 한국전기연구원

Inventor： 허영 ,  전성채 ,  진승오 ,  박진구 ,  임현우 ,  김진영

IPC: H01L31/105

CPC classification number: H01L31/105 ,  H01L31/0392 ,  H01L31/18

Abstract: A method for manufacturing a P-I-N photodiode is provided to cure dangling bondings and to reduce leakage current by growing a thermal oxide layer as an IMD(Inter Metallic Dielectric) layer on a silicon wafer. An ion implantation process is performed to form a P-region, an I-region, and an N-region in a vertical direction by implanting a third group impurity or a fifth group impurity onto a silicon wafer(S210). An IMD layer formation process is performed to form an IMD layer on a surface of the silicon wafer including the P-region(S220). A contact via and metal line formation process is performed to form a contact via and a metal line on the IMD layer(S230). In the IMD layer formation process, a thermal oxide layer is formed by performing a thermal oxidation process.

Abstract translation: 提供了制造P-I-N光电二极管的方法来固化悬挂键并通过在硅晶片上生长作为IMD（金属间介质）层的热氧化物层来减少漏电流。 通过在硅晶片上注入第三组杂质或第五组杂质，执行离子注入工艺以在垂直方向上形成P区，I区和N区（S210）。 执行IMD层形成处理以在包括P区的硅晶片的表面上形成IMD层（S220）。 进行接触通孔和金属线形成工艺以在IMD层上形成接触通孔和金属线（S230）。 在IMD层形成工艺中，通过进行热氧化处理形成热氧化层。

公开(公告)号：KR1020090103269A

公开(公告)日：2009-10-01

申请号：KR1020080028764

申请日：2008-03-28

Applicant: 한국전기연구원

Inventor： 허영 ,  전성채 ,  진승오 ,  박진구 ,  임현우 ,  서정호

IPC: H01L31/105

CPC classification number: H01L31/105 ,  H01L21/0262 ,  H01L31/0392 ,  H01L31/18

Abstract: PURPOSE: A method for fabricating PIN sensor is provided to improve productivity and yield by forming N+ doping layer in an LPCVD process of batch type. CONSTITUTION: A method of manufacturing a PIN sensor comprises as follows. The first doped layer(110) is formed at both sides of the intrinsic layer substrate by performing the LPCVD(Low Pressure Chemical Vapor Deposition) process of batch type. The first doped layers formed in one side of the intrinsic layer substrate are removed. The photoresist pattern is formed at the upper part of one side of the intrinsic layer substrate in which the first doped layers are removed. The second doped layer(130) is formed by performing ion implantation on one side of the intrinsic layer substrate using the mask as the photoresist pattern. The photoresist pattern is removed. The gate electrode(140) is formed at the upper part of one side of the intrinsic layer substrate including the second doped layer.

Abstract translation: 目的：提供一种用于制造PIN传感器的方法，以通过在分批式LPCVD工艺中形成N +掺杂层来提高生产率和产量。 构成：制造PIN传感器的方法包括如下。 通过执行批次式的LPCVD（低压化学气相沉积）工艺，在本征层衬底的两侧形成第一掺杂层（110）。 去除在本征层衬底的一侧中形成的第一掺杂层。 光致抗蚀剂图案形成在其中去除第一掺杂层的本征层衬底的一侧的上部。 通过使用掩模作为光致抗蚀剂图案，在本征层衬底的一侧上进行离子注入来形成第二掺杂层（130）。 去除光致抗蚀剂图案。 栅电极（140）形成在包括第二掺杂层的本征层衬底的一侧的上部。

公开(公告)号：KR100967428B1

公开(公告)日：2010-07-01

申请号：KR1020080028764

申请日：2008-03-28

Applicant: 한국전기연구원

Inventor： 허영 ,  전성채 ,  진승오 ,  박진구 ,  임현우 ,  서정호

IPC: H01L31/105

Abstract: 본 발명은 반도체 소자의 제조 방법에 있어서, 특히 배치(batch) 타입으로 LPCVD(Low Pressure Chemical Vapor Deposition) 공정을 수행하여 N+ 도핑층을 형성함으로써, 반도체 소자 양산시, 생산성 및 제조 수율을 향상시키는 PIN 센서 제조 방법에 관한 것이다.
본 발명에 따른 PIN 센서 제조 방법은, 배치(batch) 타입으로 LPCVD(Low Pressure Chemical Vapor Deposition) 공정을 수행하여 진성층 기판의 양면에 제 1 도핑층을 형성하는 단계, 상기 진성층 기판의 일면에 형성된 제 1 도핑층을 제거하는 단계, 상기 제 1 도핑층이 제거된 상기 진성층 기판의 일면 상부에 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 마스크로 상기 진성층 기판의 일면에 이온주입을 수행하여 제 2 도핑층을 형성하는 단계, 상기 포토레지스트 패턴을 제거하는 단계 및 상기 제 2 도핑층을 포함하는 상기 진성층 기판의 일면 상부에 게이트 전극을 형성하는 단계를 포함하여 이루어진다.
반도체 소자, 배치(batch) 방식, LPCVD, 도핑, PIN 센서

公开(公告)号：KR101540972B1

公开(公告)日：2015-08-03

申请号：KR1020130149198

申请日：2013-12-03

Applicant: 한국전기연구원

Inventor： 차보경 ,  전성채 ,  양기동 ,  임현우 ,  허영

IPC: G01R1/073 ,  G01R3/00

Abstract: 본발명은패널검사용프로브블록의제조방법에관한것으로서, 기판으로사용되는필름의결함이공정수율에영향을미치는것을최소화할수 있고, 작은피치크기가요구되는프로브블록을제조함에있어서종래의공정상문제및 수율저하의문제를개선할수 있는제조방법을제공하는데주된목적이있는것이다. 상기한목적을달성하기위해, 본발명은, 공정기판을준비하는단계; 상기공정기판위에시드층을형성하는단계; 상기시드층위에범프공간을형성하기위한 PR 패턴을적층하는 1차포토리소그래피공정단계; 상기 PR 패턴위에서전기도금을실시하여 1차포토리소그래피공정중 PR이제거된부분에범퍼가되는메탈도금층을형성하는단계; 상기 PR 패턴위에배선공간을형성하기위한 PR 패턴을적층하는 2차포토리소그래피공정단계; 상기 2차포토리소그래피공정에서형성한 PR 패턴위에서전기도금을실시하여 2차포토리소그래피공정중 PR이제거된부분에배선이되는메탈도금층을형성하는단계; 상기배선위로프로브블록의기판이되는필름을접착하는단계; 및상기공정기판및 시드층, PR 패턴을모두제거하는단계를포함하는패널검사용프로브블록의제조방법을제공한다.

公开(公告)号：KR1020150064450A

公开(公告)日：2015-06-11

申请号：KR1020130149198

申请日：2013-12-03

Applicant: 한국전기연구원

Inventor： 차보경 ,  전성채 ,  양기동 ,  임현우 ,  허영

IPC: G01R1/073 ,  G01R3/00

Abstract: 본발명은패널검사용프로브블록의제조방법에관한것으로서, 기판으로사용되는필름의결함이공정수율에영향을미치는것을최소화할수 있고, 작은피치크기가요구되는프로브블록을제조함에있어서종래의공정상문제및 수율저하의문제를개선할수 있는제조방법을제공하는데주된목적이있는것이다. 상기한목적을달성하기위해, 본발명은, 공정기판을준비하는단계; 상기공정기판위에시드층을형성하는단계; 상기시드층위에범프공간을형성하기위한 PR 패턴을적층하는 1차포토리소그래피공정단계; 상기 PR 패턴위에서전기도금을실시하여 1차포토리소그래피공정중 PR이제거된부분에범퍼가되는메탈도금층을형성하는단계; 상기 PR 패턴위에배선공간을형성하기위한 PR 패턴을적층하는 2차포토리소그래피공정단계; 상기 2차포토리소그래피공정에서형성한 PR 패턴위에서전기도금을실시하여 2차포토리소그래피공정중 PR이제거된부분에배선이되는메탈도금층을형성하는단계; 상기배선위로프로브블록의기판이되는필름을접착하는단계; 및상기공정기판및 시드층, PR 패턴을모두제거하는단계를포함하는패널검사용프로브블록의제조방법을제공한다.

Abstract translation: 本发明涉及用于面板检查的探针块的制造方法。 本发明的主要目的是提供一种能够最小化用作基材的膜的缺陷的制造方法，其影响工艺成品率并解决传统工艺问题和产量劣化问题， 制造节距尺寸。 为了实现该目的，本发明提供了一种用于面板检查的探针块的制造方法，包括：制备工艺衬底的步骤; 在处理基板上形成晶种层的步骤; 将PR图案放置在种子层上以形成凸起空间的初级光刻工艺步骤; 通过在PR图案上执行电镀来形成在初次光刻工艺中在除去PR的部分上成为保险杠的金属镀层的步骤; 二次光刻处理步骤，在PR图案上分层PR图案以形成布线空间; 在二次光刻工序中，通过在二次光刻工序中形成的PR图案上进行电镀，形成在二次光刻工序中除去PR的部分成为导线的金属镀层的工序; 将成为探针块的基板的膜键合到线上的步骤; 以及去除处理基板，种子层和PR图案的步骤。