公开(公告)号：KR1019990050436A

公开(公告)日：1999-07-05

申请号：KR1019970069555

申请日：1997-12-17

Applicant: 한국전자통신연구원

Inventor： 강승렬 ,  송윤호 ,  이진호 ,  조경익

IPC: H01J1/30

Abstract: 본 발명은 전계 방출 소자 (Field Emitter Device)를 위한 팁 제작에 관한 것으로, 팁의 기둥부분을 전류제한을 위한 저항층으로 사용하려고 할 때, 저항의 크기를 자유롭게 조절할 수 있는 방법에 관한 것이다. 실리콘이나 비정질 실리콘 혹은 폴리 실리콘 등으로 팁을 만드는 과정에서 첫번째 단계에서 등방성 식각을 하여 팁의 모양을 형성하고, LTO(Low Temperature Oxide)나 기타 측벽증착특성이 우수한 방법으로 측벽(side-wall)의 두께를 자유롭게 조절, 다음 단계에서 비등방성 식각을 하여 기둥부분의 반지름을 조절할 수 있다. 이러한 방법은 기둥부분의 높이와 반지름을 측벽 산화막의 두께와 식각시간으로 자유롭게 조절할 수 있어서 원하는 저항값을 쉽게 조절할 수 있다. 이는 전계 방출 소자의 방출 전류를 안정화시키는 데 유용한 기술이 될 것이다.