公开(公告)号：KR1019940003401B1

公开(公告)日：1994-04-21

申请号：KR1019910016458

申请日：1991-09-20

Applicant: 한국전자통신연구원

Inventor： 김환용 ,  김대순 ,  송제호 ,  백덕수 ,  송원철

IPC: G11C11/40

Abstract: COSA for FIFO comprising first and second subarray (Subarray 1, Subarray 2) including a plurality of unit memory cells consisting of writing access transistor (TR1), saving capacitor (C) and reading access transistor (TR5), a plurality of writing beat lines (In0 - In7) and a plurality of writing word lines (WWL-0 - WWL-X) connected to each of said unit memory cells and writing column address selecting line, characterized in that the FIFO memory comprises a plurality of data latches saving data input from said writing beat line by SAN signal which is activated at the same time with the writing column address selecting signal and connected to the beat lines (In0 - In7) and a data drive which drives the data latches by said SAN signal to enable concurrent I/O at the same address.

Abstract translation: 包括由写入存取晶体管（TR1），保存电容器（C）和读取存取晶体管（TR5）组成的多个单元存储单元的第一和第二子阵列（子阵列1，子阵列2）的FIFO的COSA，多个写入脉冲线 （In0-In7）和连接到每个所述单元存储单元并写入列地址选择线的多个写入字线（WWL-0-WWL-X），其特征在于，所述FIFO存储器包括多个数据锁存器来保存数据 通过SAN信号输入来自同时写入列地址选择信号并连接到节拍线（In0-In7）的SAN信号，以及数据驱动器，其通过所述SAN信号驱动数据锁存器以使能并发 同一地址的I / O。

公开(公告)号：KR1019930006723A

公开(公告)日：1993-04-21

申请号：KR1019910016458

申请日：1991-09-20

Applicant: 한국전자통신연구원

Inventor： 김환용 ,  김대순 ,  송제호 ,  백덕수 ,  송원철

IPC: G11C11/40

Abstract: 본 발명은 FIFO(First-In First- Out)메모리 구조에 관한 것으로 정보손실 없이 동시에 동일 번지에서 읽기/쓰기 동작을 수행하는 COSA(Concurrent I/O Operation at the Same Address)메모리에 관한 것이다.
본발명은 제1및 제2서브러에이(제3도 참조)를 포함하는 FIFO메모리에 있어서, 각각의 비트라인(In0-On7)에 점속되고 쓰기열전번지선택 신호와 동시에 활성화 되는 SAN 신호에 의해 상기 각각의 쓰기비트라인으로 부터 입력되는 데이타를 저장하는 복수의 데이타 래치부(10)들과, 상기 SAN 신호에 의해 상기 데이타 래치부(10)들을 구동시키는 데이타 구동부(20)를 포함하여 제2서브어레이의 1열번지가 쓰기동작을 시작함과 동시에 제1서브어레이의 쓰기워드라인(WWL)이 활성화 되어 동일번지에서 비동기적인 동시 입ㆍ출력 동작이 수행될 수 있다.

公开(公告)号：KR100076626B1

公开(公告)日：1994-08-24

申请号：KR1019910016458

申请日：1991-09-20

Applicant: 한국전자통신연구원

Inventor： 김환용 ,  김대순 ,  송제호 ,  백덕수 ,  송원철

IPC: G11C11/40