公开(公告)号：KR100091961B1

公开(公告)日：1995-11-22

申请号：KR1019920026629

申请日：1992-12-30

Applicant: 한국전자통신연구원

Inventor： 정귀상 ,  안근영 ,  강진영 ,  강상원

IPC: H01L41/27

公开(公告)号：KR1019940016448A

公开(公告)日：1994-07-23

申请号：KR1019920025021

申请日：1992-12-22

Applicant: 한국전자통신연구원

Inventor： 안근영 ,  정귀상 ,  강진영

IPC: H01L21/08

Abstract: 본 발명은 표면이 평탄한 박막을 갖는 반도체기판의 제조방법에 관한 것으로, 실리콘기판(21)상에 접착용 박막(23)을 형성하는 공정과, 박막(23)상에 다결정실리콘막(25)을 형성하는 공정과, 다결정 실리콘막(25)의 표면을 평탄화하는 공정과, 평탄화된 표면(26a)를 갖는 다결정 실리콘막(25)상에 반도체기판(27)을 접착한 다음 실리콘기판(21)을 제거하는 공정을 포함하는 평탄한 박막을 갖는 반도체기판의 제조방법.

公开(公告)号：KR100093530B1

公开(公告)日：1996-01-03

申请号：KR1019920025021

申请日：1992-12-22

Applicant: 한국전자통신연구원

Inventor： 안근영 ,  정귀상 ,  강진영

IPC: H01L21/08

公开(公告)号：KR1019940016713A

公开(公告)日：1994-07-23

申请号：KR1019920026629

申请日：1992-12-30

Applicant: 한국전자통신연구원

Inventor： 정귀상 ,  안근영 ,  강진영 ,  강상원

IPC: H01L41/27

Abstract: 본 발명은 n
_ 실리콘기판(1)상에 열산화막(8)이 형성된 제 1 기판과 p
++ 실리콘기판(10)상에 p
_ 에피층(7)이 형성된 제 2 기판을 상호접합하되 상기 p
_ 에피층(7)과 상기 열산화막(8)이 접합되게 하는 단계와, 상기 p
++ 실리콘기판(10)을 식각하여 형성된 제 2 기판과 실리콘(1a) 상부표면에 압저항(2)과 유전체분리용산화막(9)이 형성된 제 4 기판을 상호접합시키되 상기 p
_ 에피층(7)과 상기 유전체분리용산화막(9)이 접합되게 하는 단계와, 제 1 규소막(13)을 마스크로서 사용하여 상기 실리콘기판(1a)을 식각하는 단계와, 상기 압저항(2)에 전극(4)을 형성하고 패시베이션용산화막(14)과 제 2 규소막(2)에 전극(4)을 형성하고 패시베이션용산화막(14)과 제 2 규소막(13a)을 순차로 형성하고 상기 규소막(13,13a)의 다이어프램패턴을 형성하는 단계와, 습식이방성식각에 의해 기 n
_ 실리콘기판(1)을 식각하여 박막실리콘다이어프램(3)을 형성하는 단계를 포함하는 것이다.

公开(公告)号：KR1019950011015B1

公开(公告)日：1995-09-27

申请号：KR1019920025021

申请日：1992-12-22

Applicant: 한국전자통신연구원

Inventor： 안근영 ,  정귀상 ,  강진영

IPC: H01L21/08

Abstract: The method consists of a step of forming a boding thin film on a silicon substrate, a step of forming a polycrystalline silicon layer on the thin film, a step of flattening the surface of the polycrystalline silicon layer, and a step of removing the silicon substrate after bonding a semiconductor substrate with the semiconductor substrate with the flattened polycrystalline silicon layer.

Abstract translation: 该方法包括在硅衬底上形成掺杂薄膜的步骤，在薄膜上形成多晶硅层的步骤，使多晶硅层的表面变平的步骤以及去除硅衬底的步骤 在将半导体衬底与半导体衬底与扁平多晶硅层接合之后。

公开(公告)号：KR1019950009638B1

公开(公告)日：1995-08-25

申请号：KR1019920026629

申请日：1992-12-30

Applicant: 한국전자통신연구원

Inventor： 정귀상 ,  안근영 ,  강진영 ,  강상원

IPC: H01L41/27

Abstract: joining a first substrate including a thermal oxide film(8) fromed on an n- silicon substrate(1) and a second sustrate including a p- epitaxy layer(7) formed on a p++ silicon substrate(10) so as to bring the thermal oxide film(8) and the epitaxy layer(7) together; joining a third substrate formed by etching the p++ silicon substrate(10) and a fourth sustrate including a piezoresistor(2) and a dielectrics separating oxide film(9) formed on a silicon substrate(1a) so as to bring the epitaxy layer(7) and the dielectrics separating oxide film(9) together; etching the silicon substrate(1a) using a first silicon film(13) as a mask; forming an electrode(4) on the piezoresistor, and forming a passivation oxide film(14) and a second silicon film(13a) on the dielectrics separating oxide film(9) in turn; forming a diaphragm pattern of the silicon films(13)(13a); and forming a thin silicon diaphragm(3) by etching the n- silicon substrate(1). The method can improve an output response chracteristic to temperature, product the homogeneous diaphragm, and control the thickness of the diaphragm.

Abstract translation: 接合包括从n型硅衬底（1）上的热氧化膜（8）的第一衬底和包括形成在p ++硅衬底（10）上的p-外延层（7）的第二衬垫，以使热 氧化膜（8）和外延层（7）; 接合通过蚀刻p ++硅衬底（10）形成的第三衬底和包括形成在硅衬底（1a）上的压电电阻（2）和电介质分离氧化膜（9）的第四衬底，以使外延层（7） ）和将氧化物膜（9）分离在一起的电介质; 使用第一硅膜（13）作为掩模蚀刻硅衬底（1a）; 在所述压电电阻器上形成电极（4），并依次在所述电介质隔离氧化膜（9）上形成钝化氧化膜（14）和第二硅膜（13a） 形成硅膜（13）（13a）的光阑图案。 以及通过蚀刻所述n型硅衬底（1）形成薄的硅膜（3）。 该方法可以提高温度特性，产生均匀膜片，控制膜片厚度的输出响应。