公开(公告)号：KR100223027B1

公开(公告)日：1999-10-01

申请号：KR1019960065735

申请日：1996-12-14

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  송원철 ,  유창식 ,  정기옥 ,  김원찬

IPC: H03L7/08

Abstract: 본 발명은 위상 검출장치에 관한 것으로, 지연 잠금루프(Delayed Locked Loop; DLL)를 사용한 위상검출기에 있어서, 다수의 자연셀로부터 출력되는 지연신호중 앞단의 지연셀, 중간단의 지연셀 및 뒷단의 지연셀로부터 출력되는 지연신호를 위상 검출기의 입력으로 하여, 이들 신호를 이용한 4상 상태 천이에 의해 전체 지연시간의 합이 입력 클럭의 정수배가 되는 경우를 구분할수 있게 함으로써, 고조파에 의한 고조파 잠금 현상을 방지할 수 있는 위상 검출장치가 개시된다.

公开(公告)号：KR1019980047259A

公开(公告)日：1998-09-15

申请号：KR1019960065735

申请日：1996-12-14

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  송원철 ,  유창식 ,  정기옥 ,  김원찬

IPC: H03L7/08

Abstract: 본 발명은 위상 검출장치에 관한 것으로, 본 발명은 DLL을 사용한 위상 검출기에 있어서, 중간단의 지연신호를 추가하여 4상 상태 천이에 의해 전체 지연시간의 합이 입력 클럭의 정수배가 되는 경우를 구분할 수 있게 함으로써 고조파에 의한 고조파 잠금 현상을 방지할 수 있는 효과가 있다.