-
公开(公告)号：KR102223652B1
公开(公告)日：2021-03-05
申请号：KR1020140125893A
申请日：2014-09-22
Applicant: 한국전자통신연구원
Abstract: 본 발명은 서브 샘플링 클록 생성 장치 및 방법에 대하여 개시한다. 본 발명의 일면에 따른 검출할 신호의 직교 서브 샘플링에 이용되는 서브 샘플링 클록(Sub Sampling Clock) 생성 장치는, 서브 샘플링 주파수의 N배인 제1 주파수 신호를 생성하는 주파수 생성기; 및 상기 제1 주파수 신호를 기설정된 제1 분배율로 분할하여 적어도 하나의 동상신호(In-Phase signal)를 생성하고, 상기 적어도 하나의 동상신호에 직교하는 적어도 하나의 직교신호(Quadrature signal)를 생성하며, 상기 적어도 하나의 동상신호 및 상기 적어도 하나의 직교신호를 그 위상 차를 유지하면서 기설정된 제2 분배율로 분할하여 상기 서브 샘플링 주파수에 대응하는 적어도 하나의 제1 신호 및 적어도 하나의 제2 신호를 생성하는 주파수 분배기;를 포함하는 것을 특징으로 한다.
-
公开(公告)号：KR102223652B1
公开(公告)日：2021-03-05
申请号：KR1020140125893
申请日：2014-09-22
Applicant: 한국전자통신연구원
Abstract: 본발명은서브샘플링클록생성장치및 방법에대하여개시한다. 본발명의일면에따른검출할신호의직교서브샘플링에이용되는서브샘플링클록(Sub Sampling Clock) 생성장치는, 서브샘플링주파수의 N배인제1 주파수신호를생성하는주파수생성기; 및상기제1 주파수신호를기설정된제1 분배율로분할하여적어도하나의동상신호(In-Phase signal)를생성하고, 상기적어도하나의동상신호에직교하는적어도하나의직교신호(Quadrature signal)를생성하며, 상기적어도하나의동상신호및 상기적어도하나의직교신호를그 위상차를유지하면서기설정된제2 분배율로분할하여상기서브샘플링주파수에대응하는적어도하나의제1 신호및 적어도하나의제2 신호를생성하는주파수분배기;를포함하는것을특징으로한다.
-
公开(公告)号：KR101927228B1
公开(公告)日：2018-12-11
申请号：KR1020120037582
申请日：2012-04-10
Applicant: 한국전자통신연구원
IPC: G06F7/50
Abstract: 데이터 변환기에서 발생하는 비선형성을 개선하기 위한 누산기 및 데이터 가중 평균화 장치가 개시된다. 클럭 신호에 따라 입력되는 데이터를 출력하는 레지스터, 임의의 비트 폭(bit width)을 가지는 디지털 입력 신호와 레지스터의 출력 신호를 입력받아 덧셈 동작을 수행하는 제1 가산기, 제1 가산기의 캐리(carry) 발생 여부에 따라 프리셋 값 혹은 0(zero) 값을 출력하는 프리셋부 및 제1 가산기의 출력 신호와 프리셋부의 출력 신호를 입력받아 덧셈 동작을 수행하고 레지스터에 입력시키는 제2 가산기를 포함하는 누산기 및 이를 포함하는 데이터 가중 평균화 장치에 의하면, 2
n 개의 DAC 코드 이외에 다양한 개수의 DAC 코드를 발생시켜 데이터 변환기에서 발생하는 비선형성을 개선할 수 있다.-
公开(公告)号：KR101764225B1
公开(公告)日：2017-08-07
申请号：KR1020110134809
申请日：2011-12-14
Applicant: 한국전자통신연구원
CPC classification number: H04B1/0021
Abstract: 본발명은디지털 RF 수신기에관한것으로서, 단일수신기구조에서다중모드수신, 다중안테나수신(MIMO), 대역폭확장수신을위하여모드와대역에따라별도의수신기를사용할필요없이단일수신기구조에서설정변수만을변경함으로써다중모드, MIMO, 대역폭확장수신및/또는동시다중모드구동이가능하여수신기의복잡도, 개발비용및 소모전력을감소시킬수 있다.
Abstract translation: 相关的数字RF接收器，而不需要在根据模式和带宽多模接收一个单独的接收器中的本发明的变化，接收多天线（MIMO），在一个单一的接收器结构接收带宽扩展，只有配置参数从一个单一的接收器结构 由此实现多模式，MIMO，扩展带宽接收和/或同时多模式操作，由此降低接收器的复杂性，开发成本和功耗。
-
公开(公告)号：KR1020150108147A
公开(公告)日：2015-09-25
申请号：KR1020140030970
申请日：2014-03-17
Applicant: 한국전자통신연구원
Abstract: 본 발명은 안테나와 송수신 칩 및 디지털 신호처리 칩을 하나의 패키지로 소형화, 집적화, 경량화하기 위해 단일 기판 위에 안테나와 레이더 온 칩으로 패키징하는 밀리미터파용 레이더 온 패키지에 관한 것으로, 밀리미터파용 레이더 온 패키지는, 다층 기판; 상기 다층 기판의 일면에 배치되는 RFIC 송신 모듈과 RFIC 수신 모듈로 구성되는 RFIC 칩; 및 상기 다층 기판의 타면에 형성되어 안테나 송신부와 안테나 수신부를 구성하며, 유전체 공진기 안테나의 노출 영역인 다수의 멀티 어레이 안테나를 포함한다.
Abstract translation: 本发明涉及一种用于毫米波的雷达，其能够在单个基板上封装天线和雷达，用于将天线，发射和接收芯片以及数字信号处理芯片小型化，集成和照明，以便将其作为 一包 用于毫米波的包装雷达包括：多层基板; RFIC芯片，其由布置在所述多层基板的一侧上的RFIC传输模块和RFIC接收模块构成; 并且形成在多层基板的另一侧上的多个多阵列天线包括天线发送单元和天线接收单元，并且是介质谐振器天线的曝光区域。
-
Patent Agency Ranking
公开(公告)号：KR101553320B1
公开(公告)日：2015-09-15
申请号：KR1020100134050
申请日：2010-12-23
Applicant: 한국전자통신연구원
IPC: H03M1/66
CPC classification number: H03M1/0653 , H03M1/685 , H03M1/747
Abstract: 본발명은디지털아날로그컨버터및 디지털아날로그컨버터의전류원보정방법에관한것으로서, 디지털아날로그컨버터의보정을위한회로의대부분을디지털화함으로써회로의면적을줄이고, 또한아날로그회로의사용을최소화함으로써아날로그회로의비이상적특성에기인한성능열화를막을수 있으며, 전류원의부정합특성을효과적으로교정할수 있다.
-
公开(公告)号：KR101378294B1
公开(公告)日：2014-03-27
申请号：KR1020100035945
申请日：2010-04-19
Applicant: 한국전자통신연구원
IPC: H04B1/16
Abstract: 본 발명은 보다 작은 면적과 전력 소모량을 가지면서도 광대역을 사용하는 통신 시스템이 증가하면서 나타나는 하모닉 믹싱 문제를 용이하게 해결할 수 있도록 하는 새로운 구조를 가지는 광대역 수신기에 관한 것으로, 상기 광대역 수신기는 연속 시간 도메인에서 광대역의 입력 신호를 수신하고 로우 패스 필터링하는 상향 변환부; 및 이산 시간 도메인에서 국부발진신호에 따라 상기 상향 변환부의 출력 신호를 샘플링 및 홀딩하고 로우 패스 필터링하는 하향 변환부를 포함할 수 있다.
-
公开(公告)号：KR1020130115038A
公开(公告)日：2013-10-21
申请号：KR1020120037582
申请日：2012-04-10
Applicant: 한국전자통신연구원
IPC: G06F7/50
CPC classification number: G06F17/10 , H03M1/0665 , H03M1/665 , H03M3/464
Abstract: PURPOSE: An accumulator and a data weighted averaging apparatus including the same are provided to improve non-linearity generated in a data converter by generating a digital to analog converter (DAC) code of various numbers besides a digital to analog converter code of 2^n. CONSTITUTION: A register (33) outputs data which is inputted according to a clock signal. A first adder (31) performs an addition action by receiving a digital input signal having an arbitrary bit width and an output signal of the register. A preset unit (34) outputs a preset value or '0' according to carry generation of the first adder. A second adder (32) performs the addition action by receiving the output signal of the first adder and the output signal of the preset unit and inputs it to the register. The preset unit comprises a first switch which outputs the preset value to the second adder if the carry of the first adder is generated and a second switch which outputs the '0' to the second adder if a carry signal of the first adder is not generated.
Abstract translation: 目的：提供包括该累加器和数据加权平均装置的累加器和数据加权平均装置，以通过生成除数字模拟转换器代码2 ^ n之外的各种数字的数模转换器（DAC）代码来改善数据转换器中产生的非线性 。 构成：寄存器（33）输出根据时钟信号输入的数据。 第一加法器（31）通过接收具有任意位宽的数字输入信号和寄存器的输出信号来执行相加动作。 预置单元（34）根据第一加法器的进位产生输出预置值或“0”。 第二加法器（32）通过接收第一加法器的输出信号和预设单元的输出信号来执行加法运算，并将其输入到寄存器。 如果第一加法器的进位被产生，则预置单元包括第一开关，该第一开关将预设值输出到第二加法器，如果没有产生第一加法器的进位信号，则第二开关向第二加法器输出“0” 。
-
公开(公告)号：KR101292669B1
公开(公告)日：2013-08-02
申请号：KR1020090101148
申请日：2009-10-23
Applicant: 한국전자통신연구원
Abstract: 본 발명은 TDC(Time to Digital Converter)를 포함한 위상검출기로부터 지연위상( ) 과 TDC 오차가 포함된 위상오차(Phase_e0)를 입력 받아 상기 TDC의 오차를 N(N은 자연수)배 높은 시간해상도를 가지도록 보정하는 TDC 오차 보정 장치에 관한 것으로, 상기 장치는 상기 지연위상을 N(N은 자연수)배 세분화시켜 제1 내지 제(N-1) 분할지연위상을 생성하는 분할 곱셈부; 상기 위상오차에 상기 제1 내지 제(N-1) 분할지연위상을 각각 더하여, 제1 내지 제(N-1) 위상오차를 생성하는 덧셈부; 및 상기 위상오차와 제1 내지 제(N-1) 위상오차 중에서, 실제 위상오차와 가장 근접한 값을 가지는 위상오차 보정값을 획득하는 비교부를 포함할 수 있다.
TDC, ADPLL, TDC 오차, 지연위상, 위상오차-
公开(公告)号：KR1020130068189A
公开(公告)日：2013-06-26
申请号：KR1020110134809
申请日：2011-12-14
Applicant: 한국전자통신연구원
CPC classification number: H04B1/0021 , H04B1/10 , H04B1/401 , H04B7/0413 , H04W88/06
Abstract: PURPOSE: A digital RF(Radio Frequency) receiver is provided to convert a setting variable in a single receiver structure without using a specific receiver according to a band and a mode for multiple mode reception, MIMO(Multiple Input Multiple Output) reception, and bandwidth extension reception. CONSTITUTION: An antenna unit(105) outputs a reception signal received by an antenna. An RF unit(115) outputs the reception signal by converting a digital reception signal. A digital front-end unit(155) processes the interference signal component elimination process of a neighboring band and a decimation process for the digital reception signal. Receivers comprise the antenna unit, the RF unit, and the digital front-end unit in parallel. [Reference numerals] (100) Isolator; (110) Transmission block; (130) Gain control amplifier; (140) AD converter; (150) Mixer; (160) Integer decimator; (170) DC offset compensator; (180) IQ inconsistency compensator; (190) Rational number decimator; (200) Channel selection filter
Abstract translation: 目的：提供数字RF（射频）接收机，以根据用于多模式接收的频带和模式，MIMO（多输入多输出）接收和带宽的特征来转换单个接收机结构中的设置变量，而不使用特定的接收机 延伸接收。 构成：天线单元（105）输出由天线接收的接收信号。 RF单元（115）通过转换数字接收信号来输出接收信号。 数字前端单元（155）处理相邻频带的干扰信号分量消除处理和数字接收信号的抽取处理。 接收机并行地包括天线单元，RF单元和数字前端单元。 （附图标记）（100）隔离器; （110）传动块; （130）增益控制放大器; （140）AD转换器; （150）搅拌机; （160）整数抽取器; （170）直流偏移补偿器; （180）智商不一致补偿器; （190）理性数量抽取器; （200）通道选择滤波器
-
-
-
-
-
-
-
-
-
Search Results
276
records
(took 0.043 seconds)
