-
公开(公告)号：KR1020130050179A
公开(公告)日：2013-05-15
申请号：KR1020110115391
申请日：2011-11-07
Applicant: 한국전자통신연구원
Abstract: PURPOSE: A bench with a draining function is provided to enable a user to sit comfortably and to prevent stagnation of water at a seat. CONSTITUTION: A bench with a draining function comprises: a pair of support frames(10) which is horizontally separated in a predetermined distance; and a plurality of sheet members(20) which is rotationally coupled between the pair of support frames. The vertically projected area of the sheet members is minimum while the sheet members are rotated when a user does not sit on the sheet member. The vertically projected area of the sheet members is maximum when the user sits on the sheet member. A rotary shaft is separately placed from the center of gravity of the sheet member in a predetermined interval.
Abstract translation: 目的：提供排水功能的长凳，使用户能够舒适地坐下来，防止水位停滞。 构成：具有排水功能的台架包括：一对以预定距离水平分隔的支撑框架（10）; 以及多个片材构件（20），其旋转地联接在所述一对支撑框架之间。 片状部件的垂直投影面积最小，同时当使用者不坐在片状部件上时片材部件旋转。 当使用者坐在片材上时，片材的垂直投影面积最大。 旋转轴以预定间隔从片材的重心分开放置。
-
公开(公告)号：KR100223027B1
公开(公告)日：1999-10-01
申请号：KR1019960065735
申请日：1996-12-14
Applicant: 한국전자통신연구원
IPC: H03L7/08
Abstract: 본 발명은 위상 검출장치에 관한 것으로, 지연 잠금루프(Delayed Locked Loop; DLL)를 사용한 위상검출기에 있어서, 다수의 자연셀로부터 출력되는 지연신호중 앞단의 지연셀, 중간단의 지연셀 및 뒷단의 지연셀로부터 출력되는 지연신호를 위상 검출기의 입력으로 하여, 이들 신호를 이용한 4상 상태 천이에 의해 전체 지연시간의 합이 입력 클럭의 정수배가 되는 경우를 구분할수 있게 함으로써, 고조파에 의한 고조파 잠금 현상을 방지할 수 있는 위상 검출장치가 개시된다.
-
公开(公告)号：KR100198962B1
公开(公告)日：1999-06-15
申请号：KR1019960059034
申请日：1996-11-28
Applicant: 한국전자통신연구원
IPC: H03K3/03
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
글리치가 없는 D 플립플롭회로.
2. 발명이 해결하려고 하는 기술적 과제
입력신호의 전환시에도 글리치가 발생하지 않도록 하고자 함.
3. 발명의 해결방법의 요지
입력되는 클럭의 제어를 받아 입력된 데이타 값을 반전시키는 입력데이타 래치수단과, 상기 래치수단의 출력 값과 입력되는 클럭의 제어를 받아 출력 데이타 값을 제어하는 제어 신호를 출력하는 수단, 및 상기 제어신호 출력수단의 제어에 의해 저장된 값을 출력하는 수단을 구비한 D 플립플롭회로에 있어서, 상기 래치수단의 출력값이 하이인 경우에 상기 제어신호 출력수단의 출력값에 영향을 미치지 않도록 채널을 차단하고, 상기 래치수단의 출력 값이 로우이고, 입력된 클럭이 로우이면 상기 제어신호 출력수단의 출력값을 하이로 변환시키기 위한 전압값을 제공하는 수단을 더 포함하여 이루어짐.
4. 발명의 중요한 용도
D 플립플롭회로.-
公开(公告)号：KR101275280B1
公开(公告)日：2013-06-17
申请号：KR1020110115391
申请日：2011-11-07
Applicant: 한국전자통신연구원
Abstract: 본 발명은 착석하는 부분에 물이 고이는 것이 방지되는 배수 기능을 갖는 벤치에 관한 것이다.
본 발명은 수평 방향으로 소정 거리 이격하여 배치되는 한 쌍의 지지 프레임; 및 회동축이 수평으로 놓이도록 상기 한 쌍의 지지 프레임 사이에 회동 가능하게 결합되는 복수의 시트 부재를 포함하여, 사용자가 시트 부재에 착석하지 않은 상태에서는 시트 부재는 수직 방향으로의 투영 면적이 최소인 상태가 됨으로써 물이 시트 부재에 고이는 것이 방지되고, 사용자가 시트 부재에 착석한 상태에서는 시트 부재는 수직 방향으로의 투영 면적이 최대인 상태로 회동함으로써 사용자가 벤치에 편안하게 앉을 수 있는 효과가 있다.-
公开(公告)号：KR100261309B1
公开(公告)日：2000-07-01
申请号：KR1019970069522
申请日：1997-12-17
IPC: H03B5/02
Abstract: PURPOSE: An LC resonant voltage-controlled oscillator is provided which is able to be integrated into a chip to reduce the area of the chip and the number of external components to decrease costs, and has a wide controllable frequency domain when applied to a PLL. CONSTITUTION: An LD resonant voltage-controlled oscillator includes the first inductor(L31) one end of which is connected to a power supply and the second inductor(L32) one end of which is connected to the power supply, and the first active element(M1) whose drain is connected to the other end of the first inductor. The oscillator further has the second active element(M2) whose drain is connected to the other end of the second inductor and the gate of the first active element and whose gate is connected to the drain of the first active element, and a current supply(I) one end of which is connected to the sources of the first and second active elements. The oscillator also has the third active element(M3) whose gate is connected to the other end of the first inductor and whose source and drain are connected to a control voltage, and the fourth active element(M4) whose gate is connected to the other end of the second inductor and whose source and drain are connected to the control voltage.
Abstract translation: 目的：提供一个LC谐振压控振荡器，可以集成到芯片中，以减少芯片的面积和外部元件的数量，降低成本，并且在应用于PLL时具有广泛的可控频域。 构成：LD谐振压控振荡器包括第一电感器（L31），其一端连接到电源，第二电感器（L32）的一端连接到电源，第一有源元件（ M1），其漏极连接到第一电感器的另一端。 振荡器还具有第二有源元件（M2），其漏极连接到第二电感器的另一端和第一有源元件的栅极，其栅极连接到第一有源元件的漏极，以及电流源 I），其一端连接到第一和第二有源元件的源极。 振荡器还具有第三有源元件（M3），其栅极连接到第一电感器的另一端并且其源极和漏极连接到控制电压，并且第四有源元件（M4）的栅极连接到另一个 第二电感的端部，其源极和漏极连接到控制电压。
-
Patent Agency Ranking
公开(公告)号：KR100194580B1
公开(公告)日：1999-06-15
申请号：KR1019960067578
申请日：1996-12-18
Applicant: 한국전자통신연구원
IPC: H03K23/00
Abstract: 본 발명은 출력신호의 주기가 입력신호 주기의 분수비가 되도록 신호를 변화시키는 분수비 분주회로에 관한 것으로, 두 개의 정수 분주기에서 나오는 출력신호를 다단의 지연소자를 거치게 하고 각각의 지연소자의 출력을 스위칭 로직회로에 연결하여 상승신호 및 하강신호 타이밍을 취하여 분수비로 분주하여 출력하되, 지연소자의 첫단의 입력과 끝단의 출력을 비교하여 동기시키고 필터를 통과하게하여 다시금 첫단의 지연소자에 입력시켜 지연시간을 조절하게 함으로, 종래의 분수비 분주회로에서 발생하는 지터의 발생을 줄이는 분수비 분주방법 및 그 회로를 제공하기 위한 것이다.
-
公开(公告)号：KR100135012B1
公开(公告)日：1998-04-25
申请号：KR1019940036368
申请日：1994-12-23
IPC: H03K19/00
Abstract: 본 발명에 따른 전류형 차동 논리회로는 전류원, 두개의 NMOS 회로 및 부하로 구성된다.
두 개의 NMOS 회로 중 하나는 일반적인 스태틱 CMOS 논리회로의 NMOS 부분과 동일하며, 다른 하나는 일반적인 스태틱 CMOS 논리회로의 PMOS를 동일한 기능을 갖도록 NMOS로 대치한 것이다.
부하는 저항 혹은 PMOS 등으로 구성되며 논리신호는 차동신호이다. 전류형 차동 논리회로에서는 VDD 전원에서 Vss로 전류원에 의한 일정한 전류가 흐르기 때문에 출력단의 상태 변화시 전류 스파이크가 종래의 회로에 비해 매우 개선된다.-
公开(公告)号：KR1019910004187B1
公开(公告)日：1991-06-24
申请号：KR1019880017984
申请日：1988-12-30
Applicant: 한국전자통신연구원
Inventor： 김원찬
IPC: G11C11/40
Abstract: In the memory cell comprising the three transistor by using one bit line and one word line, a capacitor (C1) terminal is connected to a gate of MOS transistor (M1) and also to a source of MOS transistor (M3). The another terminal of capacitor (C1) and a source of M1 are connected to the substrate bias. The drain of M1 is connected to the source of M2. The drain of M2 and M3 is connected to the bit line, and the gate of M2 and M3 is connected to the word line. The threshold voltage of M3 is set higher than that of M2. The electric potential of word line is higher than the threshold voltage of M3 in the case of reading of information.
Abstract translation: 在通过使用一个位线和一个字线的包括三个晶体管的存储单元中，电容器（C1）端子连接到MOS晶体管（M1）的栅极以及MOS晶体管（M3）的源极。 电容器（C1）的另一个端子和M1的源极连接到衬底偏置。 M1的漏极连接到M2的源极。 M2和M3的漏极连接到位线，M2和M3的栅极连接到字线。 M3的阈值电压设置为高于M2的阈值电压。 在读取信息的情况下，字线的电位高于M3的阈值电压。
-
-
公开(公告)号：KR1019980048924A
公开(公告)日：1998-09-15
申请号：KR1019960067578
申请日：1996-12-18
Applicant: 한국전자통신연구원
IPC: H03K23/00
Abstract: 본 발명은 출력신호의 주기가 입력신호 주기의 분수비가 되도록 신호를 변화시키는 분수비 분주회로에 관한 것으로, 두개의 정수 분주기에서 나오는 출력신호를 다단의 지연소자를 거치게 하고 각각의 지연소자의 출력을 스위칭 로직회로에 연결하여 상승신호 및 하강신호 타이밍을 취하여 분수비로 분주하여 출력하되, 지연소자의 첫단의 입력과 끝단의 출력을 비교하여 동기시키고 필터를 통과하게하여 다시금 첫단의 지연소자에 입력시켜 지연시간을 조절하게 함으로, 종래의 분수비 분주회로에서 발생하는 지터의 발생을 줄이는 분수비 분주방법 및 그 회로를 제공하기 위한 것이다.
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.019 seconds)
