公开(公告)号：KR1019950008264B1

公开(公告)日：1995-07-26

申请号：KR1019920024462

申请日：1992-12-16

Applicant: 한국전자통신연구원

Inventor： 양전욱 ,  조낙희 ,  최영구 ,  최성우 ,  이경호 ,  조경익

IPC: H01L29/80

Abstract: The method overcomes the limit of the formation of gate which is mainly dependent on the lithography by having the length of gate set by etching and directional thin film depostion. The method comprises the steps of: forming a p-type well (2) and an activation layer (3) on the semi-insulating substrate (1) and depositing a lower thin film (4) and an upper thin film (5) sequentially; forming the pattern of a photoresist layer (6) on the upper thin film and etching the upper thin film layer sequentially; depositing directional thin film (7), lifting off the photoresist layer, and forming micro-patterns on the upper thin film sequentially; etching lower thin film, depositing gate metal (8) on the semi-insulating substrate, and depositing a low resistive metal (9) to reduce the resistance of gate sequentially; and lifting off to form the pattern of gate and etching the gate metal sequentially.

Abstract translation: 该方法通过蚀刻和定向薄膜沉积具有栅极长度来克服主要依赖于光刻的栅极形成的极限。 该方法包括以下步骤：在半绝缘基板（1）上形成p型阱（2）和活化层（3），并依次沉积下薄膜（4）和上薄膜（5） ; 在上部薄膜上形成光致抗蚀剂层（6）的图案并依次蚀刻上部薄膜层; 沉积定向薄膜（7），提起光致抗蚀剂层，并依次在上薄膜上形成微图形; 蚀刻下薄膜，在半绝缘衬底上沉积栅极金属（8），并沉积低电阻金属（9）以顺序降低栅极电阻; 并提起以形成栅极图案并依次蚀刻栅极金属。

公开(公告)号：KR100091104B1

公开(公告)日：1995-11-01

申请号：KR1019920024462

申请日：1992-12-16

Applicant: 한국전자통신연구원

Inventor： 양전욱 ,  조낙희 ,  최영구 ,  최성우 ,  이경호 ,  조경익

IPC: H01L29/80

公开(公告)号：KR1019940016952A

公开(公告)日：1994-07-25

申请号：KR1019920024462

申请日：1992-12-16

Applicant: 한국전자통신연구원

Inventor： 양전욱 ,  조낙희 ,  최영구 ,  최성우 ,  이경호 ,  조경익

IPC: H01L29/80

Abstract: 본 발명은 갈륨비소를 이용한 금속반도체 전계효과 트랜지스터의 제조방법에 관한 것으로, 반절연기판에 P형 매몰층과 형성하고 하층박막과 상층박막을 순차로 증착하고, 상층박막상에 포토레지스트막의 패턴을 형성한 후 마스크로서 사용하여 상층박막을 과식각하며, 방향성 박막을 증착하고 포토레지스터막을 리프트 - 오프하여 상층박막의 미세패턴을 형성하고, 하층박막을 식각하여 노출되는 반절연 기판 위에 게이트 금속을 증착한 후 게이트 저항의 감소를 위한 저저항 금속을 증착하며, 게이트 패턴의 형성을 위한 리프트 - 오프를 수행한 후 저저항금속을 마스크로서 사용하여 게이트 금속을 식각한 것이다.