-
公开(公告)号：KR1020060041458A
公开(公告)日：2006-05-12
申请号：KR1020040090672
申请日：2004-11-09
Applicant: 한국전자통신연구원
IPC: H03L7/085
CPC classification number: H03L7/0891 , H03D13/004
Abstract: 본 발명은 PLL(Phase locked-loop)이나 DLL(Delay locked-loop)에 사용되는 위상 주파수 검출기에 관한 것으로, 소정 시간 지연된 기준클럭과 리셋신호에 따라 동작되는 제 1 스테이지, 상기 기준클럭과 상기 제 1 스테이지의 출력에 따라 동작되는 제 2 스테이지 및 상기 제 2 스테이지의 출력을 반전시켜 출력하는 인버터로 구성된 업 신호 출력부, 소정 시간 지연된 외부클럭과 상기 리셋신호에 따라 동작되는 제 1 스테이지, 상기 외부클럭과 상기 제 1 스테이지의 출력에 따라 동작되는 제 2 스테이지 및 상기 제 2 스테이지의 출력을 반전시켜 출력하는 인버터로 구성된 다운 신호 출력부, 상기 업 신호 출력부의 제 2 스테이지 출력과 상기 다운 신호 출력부의 제 2 스테이지 출력을 논리 조합하여 상기 리셋신호를 생성하는 논리 게이트를 포함한다. 유효한 제어신호를 얻을 수 있는 입력신호의 위상 범위가 넓으므로 위상고정이 빨라지고, 다이나믹 로직의 적은 전력소모와 빠른 신호전달 특성으로 인해 저전력 및 저잡음 특성을 가진다.
위상 주파수 검출기, 위상고정, 동작 주파수, 지연수단-
公开(公告)号：KR1020050051883A
公开(公告)日：2005-06-02
申请号：KR1020030085551
申请日：2003-11-28
Applicant: 한국전자통신연구원
IPC: H04L27/22
CPC classification number: H04L27/2331 , H04L7/0037
Abstract: 본 발명은 가변 지연기 및 이를 이용한 UWB 수신기에 관한 발명이다.
본 발명은 기준 클락으로부터 트리거 신호를 만드는 가변 지연기에 있어서, 상기 기준 클락을 입력받아 주파수는 동일하고 위상은 서로 다른 복수개 즉 N개의 DLL 클락들을 출력하는 DLL, 상기 N개의 DLL 클락들 중에서 클락 선택 신호에 의하여 선택되는 하나의 DLL 클락인 먹스 클락을 출력하는 클락 먹스, 로드 신호가 발생하는 경우에는 병렬 입력 신호가 복수개 즉 M개의 레지스터에 로딩되고, 상기 로드 신호가 발생하지 아니하는 경우에는 상기 먹스 클락에 의하여 상기 M개의 레지스터가 원형 쉬프트 연산을 수행하며, 상기 M개의 레지스터 중 한 레지스터의 출력 신호가 상기 트리거 신호인 제 1 쉬프트 레지스터를 포함하는 가변 지연기를 제공하며, 또한, 이를 이용한 UWB 수신기를 제공한다.
본 발명에 의한 가변 지연기는 DLL을 사용하여 제조 공정에 따른 편차가 없는 정확학 지연을 만들 수 있으며, UWB의 수신기에 적합하다는 장점이 있다.-
公开(公告)号：KR100656339B1
公开(公告)日：2006-12-11
申请号：KR1020040089721
申请日：2004-11-05
Applicant: 한국전자통신연구원
IPC: H04B1/40
CPC classification number: H04B1/7174 , H04B1/7183 , H04L2025/03375 , H04L2025/0349
Abstract: 본 발명의 초광대역 송수신을 위한 펄스신호 발생기는, 복수개의 포락선 신호들을 발생시키는 포락선 발생기와, 상호 위상차를 갖는 2개의 발진 신호들을 출력하는 고주파 발진기가 복수개로 배열되어 구성되는 국부 발진기 배열과, 포락선 신호들과 발진신호들을 입력받고, 입력된 포락선 신호와 발진 신호의 곱을 출력하는 곱셈기 배열과, 그리고 곱셈기 배열의 출력 신호들 중에서 동일한 위상 성분의 출력 신호들을 더하여 I채널 및 Q채널의 펄스 신호를 출력하는 I채널 애더 및 Q채널 애더를 구비한다.
-
公开(公告)号：KR1020060035290A
公开(公告)日：2006-04-26
申请号：KR1020040084718
申请日：2004-10-22
Applicant: 한국전자통신연구원
CPC classification number: H03D7/1441 , H03D7/1491 , H03D7/165 , H03D2200/0084
Abstract: 본 발명은 직접변환(direct conversion) 방식으로 고주파(RF) 신호를 베이스밴드(base-band) 신호로 하향변환(down conversion)시키는 주파수 혼합기(mixer)에 관한 것이다. 본 발명의 직접변환 주파수 혼합기는 단일 위상의 고주파(RF) 신호와 직교국부발진(quadrature LO) 신호를 이용하여 직교 베이스밴드 신호를 얻을 수 있는 구조로서, 제 1 주파수 혼합부는 0도와 180도 위상의 직교국부발진(LO) 신호를 이용하여 단일 위상의 고주파(RF) 신호를 인-페이즈(In-phase)의 베이스밴드로 직접하향변환(direct down conversion)시키고, 제 2 주파수 혼합부는 90도와 270도 위상의 직교국부발진(LO) 신호를 이용하여 단일 위상의 고주파(RF) 신호를 직교위상(quadrature-phase)의 베이스밴드로 직접하향변환시킨다. 직교국부발진(LO) 신호가 인가되는 트랜지스터와 고주파(RF) 신호가 입력되는 트랜지스터의 드레인과 소스가 각각 공통으로 연결되기 때문에 낮은 전원전압에서도 구동이 가능하다.
직접변환, 주파수 혼합기, 고주파, 직교국부발진, 베이스밴드-
公开(公告)号：KR100450776B1
公开(公告)日：2004-10-01
申请号：KR1020020076523
申请日：2002-12-04
Applicant: 한국전자통신연구원
IPC: H03F3/45
Abstract: PURPOSE: A CMOS differential operation amplifier of a class AB is provided to control bias of a transistor of an output terminal and reduce the power consumption by using two differential amplifiers for performing a common mode feedback process. CONSTITUTION: A CMOS differential operational amplifier of a class AB includes a differential amplification circuit and a common mode feedback circuit. The differential amplification circuit(100) amplifies a difference between two input signals as much as a predetermined gain. The common mode feedback circuit(200) controls bias of an output transistor of the differential amplification circuit by using a common mode feedback method. The differential amplification circuit performs an amplification process using a class AB method.
Abstract translation: 目的：提供AB类CMOS差分运算放大器，以控制输出端晶体管的偏置，并通过使用两个差分放大器来执行共模反馈过程来降低功耗。 构成：AB类CMOS差分运算放大器包括差分放大电路和共模反馈电路。 差分放大电路（100）放大两个输入信号之间的差异达到预定增益。 共模反馈电路（200）通过使用共模反馈方法来控制差分放大电路的输出晶体管的偏置。 差分放大电路使用AB类方法执行放大过程。
-
Patent Agency Ranking
公开(公告)号：KR100651711B1
公开(公告)日：2006-11-30
申请号：KR1020020074105
申请日：2002-11-26
Applicant: 한국전자통신연구원
IPC: H04B1/40
Abstract: 본 발명의 고주파 송수신기 장치는, 반송 주파수를 갖는 수신 신호를 증폭하여 출력하는 저잡음 증폭기와, 수신 신호의 한 채널의 대역폭에 따라 다른 주파수의 정현파 신호를 생성하는 국부 발진기와, 국부 발진기의 출력 신호를 입력받고 입력 신호 주파수의 1/2에 해당하는 주파수 크기를 갖는 신호를 출력하는 1/2 분주기와, 저잡음 증폭기 및 국부 발진기로부터의 출력 신호를 입력받아 중간 주파수의 신호를 출력시키는 1차 수신용 믹서와, 1차 수신용 믹서로부터의 출력 신호 및 1/2 분주기로부터의 출력 신호를 입력받아 기저대역의 신호를 출력시키는 2차 수신용 믹서와, 수신 신호의 한 채널의 대역폭이 협대역인 경우 2차 수신용 믹서로부터의 신호를 처리하여 디지털 형태로 출력하는 협대역 신호 처리부, 및 수신 신호의 한 채널의 대역폭이 광대역인 경우 2차 수신용 믹서로부터의 신호를 처리하여 아날로그 형태로 출력하는 광대역 신호 처리부를 포함한다.
-
公开(公告)号：KR1020040046261A
公开(公告)日：2004-06-05
申请号：KR1020020074105
申请日：2002-11-26
Applicant: 한국전자통신연구원
IPC: H04B1/40
Abstract: PURPOSE: A radio frequency transceiver of a wireless communication device and a signal processing method using the same are provided to support both narrowband signals and wideband signals with one chip by optionally performing a signal processing in a narrowband signal processing unit or a wideband signal processing unit. CONSTITUTION: An antenna(210) which receives an RF signal or transmits an RF signal, is connected to a band pass filter(220). The band pass filter(220) passes only a certain band of RF signal. The filtered signal is inputted to a reception balloon converter(240) or to a transmission balloon converter(250) by a switch(230) which connects the band pass filter(220) to the reception balloon converter(240) when an RF transceiver operate in a reception mode and connects the band pass filter(220) to the transmission balloon converter(250) when an RF transceiver operate in a transmission mode. An RF transceiver(300) processes the signal inputted from the reception balloon converter(240) through a different manner according to wideband or narrowband to output it, and processes a signal intended to be transmitted, to send it to the transmission balloon converter(250).
Abstract translation: 目的：提供无线通信设备的射频收发器和使用该无线通信设备的信号处理方法，以通过可选地在窄带信号处理单元或宽带信号处理单元中执行信号处理，以一个芯片来支持窄带信号和宽带信号 。 构成：接收RF信号或发送RF信号的天线（210）连接到带通滤波器（220）。 带通滤波器（220）仅通过一定频带的RF信号。 当RF收发器操作时，滤波后的信号通过将带通滤波器（220）连接到接收球囊转换器（240）的开关（230）输入到接收球囊转换器（240）或发送球囊转换器（250） 在RF收发器以传输模式工作时，在接收模式下将带通滤波器（220）连接到传输球囊转换器（250）。 RF收发器（300）根据宽带或窄带通过不同的方式处理从接收球囊转换器（240）输入的信号，以输出它，并处理要发送的信号，将其发送到传输球体转换器（250 ）。
-
公开(公告)号：KR100668360B1
公开(公告)日：2007-01-16
申请号：KR1020040090672
申请日：2004-11-09
Applicant: 한국전자통신연구원
IPC: H03L7/085
CPC classification number: H03L7/0891 , H03D13/004
Abstract: 본 발명은 PLL(Phase locked-loop)이나 DLL(Delay locked-loop)에 사용되는 위상 주파수 검출기에 관한 것으로, 소정 시간 지연된 기준클럭과 리셋신호에 따라 동작되는 제 1 스테이지, 상기 기준클럭과 상기 제 1 스테이지의 출력에 따라 동작되는 제 2 스테이지 및 상기 제 2 스테이지의 출력을 반전시켜 출력하는 인버터로 구성된 업 신호 출력부와, 소정 시간 지연된 외부클럭과 상기 리셋신호에 따라 동작되는 제 3 스테이지, 상기 외부클럭과 상기 제 3 스테이지의 출력에 따라 동작되는 제 4 스테이지 및 상기 제 4 스테이지의 출력을 반전시켜 출력하는 인버터로 구성된 다운 신호 출력부와, 상기 업 신호 출력부의 제 2 스테이지 출력과 상기 다운 신호 출력부의 제 4 스테이지 출력을 논리 조합하여 상기 리셋신호를 생성하는 논리 게이트를 포함한다. 유효한 제어신호를 얻을 수 있는 입력신호의 위상 범위가 넓으므로 위상고정이 빨라지고, 다이나믹 로직의 적은 전력소모와 빠른 신호전달 특성으로 인해 저전력 및 저잡음 특성을 가진다.
위상 주파수 검출기, 위상고정, 동작 주파수, 지연수단-
公开(公告)号：KR1020050066989A
公开(公告)日：2005-06-30
申请号：KR1020040089721
申请日：2004-11-05
Applicant: 한국전자통신연구원
IPC: H04B1/40
CPC classification number: H04B1/7174 , H04B1/7183 , H04L2025/03375 , H04L2025/0349
Abstract: 본 발명의 초광대역 송수신을 위한 펄스신호 발생기는, 복수개의 포락선 신호들을 발생시키는 포락선 발생기와, 상호 위상차를 갖는 2개의 발진 신호들을 출력하는 고주파 발진기가 복수개로 배열되어 구성되는 국부 발진기 배열과, 포락선 신호들과 발진신호들을 입력받고, 입력된 포락선 신호와 발진 신호의 곱을 출력하는 곱셈기 배열과, 그리고 곱셈기 배열의 출력 신호들 중에서 동일한 위상 성분의 출력 신호들을 더하여 I채널 및 Q채널의 펄스 신호를 출력하는 I채널 애더 및 Q채널 애더를 구비한다.
-
公开(公告)号：KR100598437B1
公开(公告)日：2006-07-11
申请号：KR1020040084718
申请日：2004-10-22
Applicant: 한국전자통신연구원
CPC classification number: H03D7/1441 , H03D7/1491 , H03D7/165 , H03D2200/0084
Abstract: 본 발명은 직접변환(direct conversion) 방식으로 고주파(RF) 신호를 베이스밴드(base-band) 신호로 하향변환(down conversion)시키는 주파수 혼합기(mixer)에 관한 것이다. 본 발명의 직접변환 주파수 혼합기는 단일 위상의 고주파(RF) 신호와 직교국부발진(quadrature LO) 신호를 이용하여 직교 베이스밴드 신호를 얻을 수 있는 구조로서, 제 1 주파수 혼합부는 0도와 180도 위상의 직교국부발진(LO) 신호를 이용하여 단일 위상의 고주파(RF) 신호를 인-페이즈(In-phase)의 베이스밴드로 직접하향변환(direct down conversion)시키고, 제 2 주파수 혼합부는 90도와 270도 위상의 직교국부발진(LO) 신호를 이용하여 단일 위상의 고주파(RF) 신호를 직교위상(quadrature-phase)의 베이스밴드로 직접하향변환시킨다. 직교국부발진(LO) 신호가 인가되는 트랜지스터와 고주파(RF) 신호가 입력되는 트랜지스터의 드레인과 소스가 각각 공통으로 연결되기 때문에 낮은 전원전압에서도 구동이 가능하다.
직접변환, 주파수 혼합기, 고주파, 직교국부발진, 베이스밴드
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.019 seconds)
