-
公开(公告)号：KR100995905B1
公开(公告)日：2010-11-23
申请号：KR1020080084048
申请日：2008-08-27
Applicant: 한국전자통신연구원 , 성균관대학교산학협력단
Abstract: 본 발명은, 트래픽이 집중되는 MPP, 및 MPP와 직접 연결되는 MP 사이를 프레임 충돌이 많고 혼잡도가 높은 경쟁 방식 대신, 무경쟁 구간으로 설정함으로써 MPP에 대한 트래픽 집중현상을 최소화하는 무선 네트워크의 병목현상 처리방법에 대한 것이다. 이를 위해, 본 발명은 MPP(Mesh Portal)과 직접 접속되는 제1MP(Mesh Point)에 무경쟁 채널 구간을 할당하는 단계, 및 MPP와 간접 접속되는 제2MP(Mesh Point)에 경쟁 채널 구간을 할당하는 단계를 포함한다.
802.11s, PCF, DCF, MPP, MP-
公开(公告)号：KR1020100025334A
公开(公告)日：2010-03-09
申请号：KR1020080084048
申请日：2008-08-27
Applicant: 한국전자통신연구원 , 성균관대학교산학협력단
CPC classification number: H04W72/048 , H04W28/0289 , H04W74/04 , H04W74/085
Abstract: PURPOSE: A method for processing a wireless network bottleneck phenomenon in a wireless network are provided to prevent the increase of traffic and bottleneck phenomenon between MPs(Mesh Points) that directly contact an MPP(Mesh Portal) according as the number of user terminals are increased. CONSTITUTION: Contention-free channel interval is allocated to first MPs(51,52) contacting an MPP(100), and the MPP broadcasts a beacon frame to the first MPs. Contention channel interval is allocated to second MPs that indirectly contact the MPP. The contention-free channel interval is the interval in which data transmission and reception are process according to a PCF(Point Coordination Function), and the contention channel interval is the interval in which data transmission and reception are process according to the DCF(Distributed Coordination Function).
Abstract translation: 目的：提供一种处理无线网络中无线网络瓶颈现象的方法，以防止随着用户终端数量的增加直接接触MPP（Mesh Portal）的MP（Mesh Point）之间的流量和瓶颈现象增加 。 规定：无竞争信道间隔被分配给接触MPP（100）的第一MP（51,52），并且MPP向第一MP广播信标帧。 竞争渠道间隔被分配给间接联系MPP的第二MP。 无竞争信道间隔是根据PCF（点协调功能）处理数据发送和接收的间隔，并且争用信道间隔是根据DCF（分布式协调）处理数据发送和接收的间隔 功能）。
-
公开(公告)号：KR101826052B1
公开(公告)日：2018-02-06
申请号：KR1020160018873
申请日：2016-02-18
Applicant: 성균관대학교산학협력단
IPC: H01L27/15 , H01L21/768 , H01L21/3213 , H01L21/28 , H01L33/36
CPC classification number: H01L31/072 , H01L31/0224 , H01L31/022466 , H01L31/028 , H01L31/1864 , H01L31/1884 , Y02E10/547 , Y02P70/521
Abstract: 2차원반도체를이용한전자소자의전극형성시, 기판상에 n형또는 p형으로도핑된 2차원반도체층을형성하고, 도핑된 2차원반도체층의제 1 영역및 제 2 영역을미리정해진패턴의형상대로패터닝하고, 패터닝된제 1 영역및 제 2 영역의상부에각각제 1 전극및 제 2 전극을형성한다.
Abstract translation: 在使用二维半导体形成用于电子器件的电极的情况下，在衬底上形成掺杂成n型或p型的二维半导体层，掺杂二维半导体的第一区域和第二区域 层被图案化为预定的图案形状，并且第一电极和第二电极分别形成在图案化的第一区域和第二区域上。
-
公开(公告)号：KR1020170097300A
公开(公告)日：2017-08-28
申请号：KR1020160018873
申请日：2016-02-18
Applicant: 성균관대학교산학협력단
IPC: H01L27/15 , H01L21/768 , H01L21/3213 , H01L21/28 , H01L33/36
CPC classification number: H01L31/072 , H01L31/0224 , H01L31/022466 , H01L31/028 , H01L31/1864 , H01L31/1884 , Y02E10/547
Abstract: 2차원반도체를이용한전자소자의전극형성시, 기판상에 n형또는 p형으로도핑된 2차원반도체층을형성하고, 도핑된 2차원반도체층의제 1 영역및 제 2 영역을미리정해진패턴의형상대로패터닝하고, 패터닝된제 1 영역및 제 2 영역의상부에각각제 1 전극및 제 2 전극을형성한다.
Abstract translation: 一种在衬底上形成掺杂有n型或p型的二维半导体层的方法，以预定图案形成掺杂二维半导体层的第一区域和第二区域 并且，第一电极和第二电极分别形成在图案化的第一区域和第二区域上。
-
公开(公告)号：KR101747430B1
公开(公告)日：2017-06-15
申请号：KR1020100070437
申请日：2010-07-21
Applicant: 한국전자통신연구원 , 연세대학교 산학협력단
Abstract: 디지털제어발진기는 N 비트의디지털코드신호를입력으로수신하고, 상기디지털코드신호에대응하는제1 차동전류신호및 제2 차동전류신호를생성하는차동디지털-아날로그변환기; 및상기제1 차동전류신호및 상기제2 차동전류신호사의차이에따라적응적으로조절되는발진주파수를생성하는차동전류제어발진기를포함한다.
-
Patent Agency Ranking
公开(公告)号：KR101298806B1
公开(公告)日：2013-08-22
申请号：KR1020090128076
申请日：2009-12-21
Applicant: 한국전자통신연구원
CPC classification number: H04J3/0688
Abstract: 본 발명에 의하면 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법 및 그 장치를 제공하며, 상세하게는 다수의 이더넷 물리층 인터페이스를 동시에 수용하는 보드에서 망 동기 기능을 제공하기 위해, 현재 망 동기 모드에 따라 선택할 물리층 인터페이스를 결정하는 단계와, 상기 결정되는 물리층 인터페이스의 클럭 신호를 다른 물리층 인터페이스의 레퍼런스 신호로 생성하는 단계를 포함하는 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법을 제공할 수 있다.
물리층 인터페이스, 망 동기, 이더넷, 클럭 운용, 클럭 신호, 주파수 변환-
公开(公告)号：KR101265295B1
公开(公告)日：2013-05-20
申请号：KR1020090092594
申请日：2009-09-29
Applicant: 한국전자통신연구원
Abstract: 이를위해, 본발명의메모리정합부별로가변할당가능한캐쉬장치는복수의프로세싱유닛과복수의메모리사이를정합하는적어도하나의메모리정합부와, 메모리에대한액세스(access) 제어및 중재를수행하는메모리제어부및 메모리정합부에위치하여프로세싱유닛과메모리사이에서주고받는데이터를임시저장하고, 메모리정합부별로고정또는가변적으로캐쉬유닛을할당하는메모리정합가변캐쉬를포함한다.
-
公开(公告)号：KR1020120008965A
公开(公告)日：2012-02-01
申请号：KR1020100070437
申请日：2010-07-21
Applicant: 한국전자통신연구원 , 연세대학교 산학협력단
CPC classification number: H03B5/1228 , H03K3/0315 , H03L7/0995 , H03M1/66
Abstract: PURPOSE: A high definition low noise digital control oscillator is provided to maintain linearity by producing oscillation frequency changed according to the difference between a first differential motion electric current signal and a second differential motion electric current signal. CONSTITUTION: A digital control oscillator(300) comprises a differential digital-analog converter(310) which creates two differential motion electric current signals by receiving a digital code. The digital control oscillator comprises a differential current control oscillator(320) which creates the oscillation frequency using two differential motion electric current signals. The differential digital-analog converter receives digital codes signal of N bit as an input. The differential digital-analog converter creates the first differential motion electric current signal and the second differential motion electric current signal corresponding to the digital code signal. The differential current control oscillator produces oscillation frequency adaptively controlled according to the difference between the first differential motion electric current signal and the second differential motion electric current signal.
Abstract translation: 目的：提供一种高清晰度低噪声数字控制振荡器，通过产生根据第一差分运动电流信号和第二差分运动电流信号之间的差异而发生的振荡频率来保持线性度。 构成：数字控制振荡器（300）包括差分数模转换器（310），其通过接收数字码产生两个差分电流信号。 数字控制振荡器包括使用两个差分电流信号产生振荡频率的差分电流控制振荡器（320）。 差分数模转换器接收N位的数字码信号作为输入。 差分数模转换器产生对应于数字码信号的第一差动电流信号和第二差分运动电流信号。 差分电流控制振荡器根据第一差动电流信号和第二差分运动电流信号之间的差自适应地控制振荡频率。
-
公开(公告)号：KR101047122B1
公开(公告)日：2011-07-07
申请号：KR1020090053529
申请日：2009-06-16
Applicant: 한국전자통신연구원
Abstract: 본 발명은 센서노드 검출값의 신뢰도를 향상시키기 위해, 검출값의 유효범위를 설정하고, 다시 유효범위를 관측대상 여부로 세분하여, 검출값을 판단하는 센서네트워크에서의 데이터 처리방법에 관한 것이다. 각 센서노드의 검출값이 유효한 검출값인지 판단하고, 유효한 검출값이면, 다시 유효범위를 세분화하여 관리하므로, 센서네트워크의 신뢰성을 높일 수 있다. 특히, 싱크노드의 경우, 센서네트워크의 목적에 맞게 선별된 검출값만 호스트로 전송하므로, 호스트와 싱크노드간의 주기적인 통신이 필요하지 않아 싱크노드 및 전체 센서네트워크의 수명을 연장할 수 있다.
싱크노드, 센서네트워크, 데이터 처리방법, 이벤트기반-
公开(公告)号：KR1020110035046A
公开(公告)日：2011-04-06
申请号：KR1020090092594
申请日：2009-09-29
Applicant: 한국전자통신연구원
CPC classification number: G06F12/0846 , G06F9/466 , G06F12/0888 , G06F12/0897 , G06F13/28 , G06F13/404 , G06F13/4059 , G06F2212/6022
Abstract: PURPOSE: A cache method and device which can be flexibly allocated to each memory interface are provided to fix or change cache allocation according to the kind or characteristic of memory data or the kind or characteristic of a memory. CONSTITUTION: At least one memory interface(32,35,27,40) matches plural processing units(2-5) with plural memories(45-48). A memory controller(30,33,36,38) controls and intervenes the access to the memory. A memory interface variable cache(18) temporally stores the data transmitted and received between the processing unit and the memory. The memory interface variable cache allocates a cache unit to each memory interface unit variably or fixedly.
Abstract translation: 目的：提供可以灵活分配给每个存储器接口的缓存方法和设备，以根据存储器数据的种类或特性或存储器的种类或特性来修正或改变高速缓存分配。 构成：至少一个存储器接口（32,35,27,40）与具有多个存储器（45-48）的多个处理单元（2-5）相匹配。 存储器控制器（30,33,36,38）控制和干预对存储器的访问。 存储器接口可变缓存（18）在时间上存储在处理单元和存储器之间发送和接收的数据。 存储器接口可变缓存器可变地或固定地将高速缓存单元分配给每个存储器接口单元。
-
-
-
-
-
-
-
-
-
Search Results
58
records
(took 0.023 seconds)
