-
1.发明专利
公开(公告)号：KR20210030626A
公开(公告)日：2021-03-18
申请号：KR1020190111968A
申请日：2019-09-10
Applicant: 한국전자통신연구원
CPC classification number: H01Q3/30 , H01Q3/267 , H01Q1/2283 , H01Q21/08 , H01Q21/22 , H04B17/21 , H04B17/336 , H04L27/2647 , H04L27/2605
Abstract: 위상 배열 안테나 시스템 교정 방법 및 장치가 개시된다. 일 실시예에 따른 위상 배열 안테나 시스템 교정 방법은, 송신 안테나 장치로부터 송신된 제1 송신 신호를 수신하는 단계와, 상기 송신 안테나 장치가 수신 배열 안테나 시스템의 점유되지 않은 주파수 대역과 상기 주파수 대역의 대역폭에 기초하여 생성한 제2 송신 신호를 수신하는 단계와, 상기 제1 송신 신호 및 상기 제2 송신 신호를 이용하여 계산된 상기 수신 배열 안테나 시스템에 포함된 복수의 안테나 소자들 각각의 신호의 크기 및 위상차에 기초하여 상기 복수의 안테나 소자들을 교정(calibration)하기 위한 교정 매트릭스(calibration matrix)를 생성하는 단계를 포함한다.
-
公开(公告)号：KR101329061B1
公开(公告)日：2013-11-14
申请号：KR1020100025466
申请日：2010-03-22
Applicant: 한국전자통신연구원 , 숭실대학교산학협력단
Abstract: 본 발명은 이중 대역 전력 증폭기에 관한 것으로, 보다 구체적으로 전계 효과 트랜지스터의 출력단에 인터디지털 캐패시터를 이용한 전송 선로를 두어 이중 대역의 중심 주파수에 해당하는 고조파 성분을 조절하는 이중 대역 전력 증폭기에 관한 것이다.
본 발명의 일 실시 예에 따른 이중 대역 전력 증폭기는, 제 1 중심 주파수를 출력하는 제 1 정합 회로; 제 2 중심 주파수를 출력하는 제 2 정합 회로; 상기 제 1 정합 회로와 제 2 정합 회로를 정합하여 초기 정합 값을 생성하는 전계 효과 트랜지스터; 및 상기 전계 효과 트랜지스터의 출력단에 직렬로 연결되어, 상기 초기 정합 값을 이동시키는 인터디지털 전송 선로를 포함한다.-
公开(公告)号：KR1020110064676A
公开(公告)日：2011-06-15
申请号：KR1020090121368
申请日：2009-12-08
Applicant: 한국전자통신연구원 , 숭실대학교산학협력단
IPC: H01P9/04
CPC classification number: H03B5/1841 , H01P1/00 , H01P1/20381 , H01P3/08 , H01Q15/00
Abstract: PURPOSE: A low phase noise voltage-controlled oscillator using high-quality factor meta-material transmission line is provided to miniaturize a circuit by improving phase noise characteristics. CONSTITUTION: A ground side is etched to an engraved helix resonance structure. A signal side etches the transmission line of a inter-digital format. The helix resonance structure which is etched on the ground side connects two unit cells of a helix shape in parallel with each other.
Abstract translation: 目的：提供使用高品质因素超材料传输线的低相位噪声压控振荡器，通过提高相位噪声特性来小型化电路。 构成：将刻面的螺旋共振结构刻划在地面上。 信号端蚀刻数字间格式的传输线。 在地面上蚀刻的螺旋共振结构将螺旋形状的两个单位电池彼此平行地连接。
-
公开(公告)号：KR1020130068832A
公开(公告)日：2013-06-26
申请号：KR1020110136232
申请日：2011-12-16
Applicant: 한국전자통신연구원 , 숭실대학교산학협력단
CPC classification number: H03B7/00 , H03B1/00 , H03B5/18 , H03B2200/0016 , H03B2200/0048
Abstract: PURPOSE: A VCO(Voltage Controlled Oscillator) is provided to decrease a phase noise by including a high quality coefficient. CONSTITUTION: A VCO(100) includes an energy compensation IC(110) and a split ring resonation PCB(120). In the split ring resonation PCB, a split ring resonator having meta material characteristics is installed on a PCB. In the energy compensation IC, a circuit to generate resonance from the split ring resonator is formed with the form of an IC. The split ring resonator has a negative refractive index and negative magnetic permeability. [Reference numerals] (110) Energy compensation IC; (120) Split ring resonation PCB
Abstract translation: 目的：提供VCO（压控振荡器），通过包括高质量系数来降低相位噪声。 构成：VCO（100）包括能量补偿IC（110）和分裂环谐振PCB（120）。 在分裂环谐振PCB中，具有元材料特性的分裂环谐振器安装在PCB上。 在能量补偿IC中，以IC形式形成用于产生来自开环谐振器的谐振的电路。 开环谐振器具有负折射率和负磁导率。 （附图标记）（110）能量补偿IC; （120）分频环谐振PCB
-
公开(公告)号：KR101278030B1
公开(公告)日：2013-06-21
申请号：KR1020090121368
申请日：2009-12-08
Applicant: 한국전자통신연구원 , 숭실대학교산학협력단
IPC: H01P9/04
CPC classification number: H03B5/1841 , H01P1/00 , H01P1/20381 , H01P3/08 , H01Q15/00
Abstract: 본 발명은 전압제어 발진기에 관한 것으로, 음각의 나선형 공진구조로 식각된 접지면 및 인터디지털 형태의 전송선로가 식각된 신호면을 포함하는 메타전자파 구조 전송선로를 이용한 저위상 잡음 전압제어 발진기를 구현하여, 메타전자파 구조를 이용한 높은 Q특성을 갖는 공진기를 통하여 전압 제어 발진기의 위상 잡음 특성 개선과 회로의 소형화를 제공한다.
나선형 공진구조, 인터디지털, 저위상 전압제어 발진기-
Patent Agency Ranking
公开(公告)号：KR1020130057256A
公开(公告)日：2013-05-31
申请号：KR1020110123082
申请日：2011-11-23
Applicant: 한국전자통신연구원 , 숭실대학교산학협력단
Abstract: PURPOSE: A multiband power amplifier is provided to solve an imbalance of efficiency and an output property of multiband. CONSTITUTION: An input matching end(100) includes a CRLH[Composite Right/Left-Handed] transmission line of T type structure and inputs and matches a RF signal. A transistor(TR) amplifies the RF signal which is inputted through an input matcher. A band path switching unit(200) is connected to the drain of the transistor and switches the amplified signal to at least one band path through the transistor. An output matching end(300) includes the CRLH transmission line of T type structure and outputs and matches the signal which is amplified through the transistor to the band path which is switched through the band path switching unit. [Reference numerals] (100) Input matching end; (200) Band path switching unit; (300) Output matching end; (AA) RF input; (BB) RF output
Abstract translation: 目的：提供多频带功率放大器，以解决多频带的效率不均衡和输出特性。 构成：输入匹配端（100）包括T型结构的CRLH [复合右/左移]传输线，并输入并匹配RF信号。 晶体管（TR）放大通过输入匹配器输入的RF信号。 带通路径切换单元（200）连接到晶体管的漏极，并将放大的信号切换到通过晶体管的至少一个带通路径。 输出匹配端（300）包括T型结构的CRLH传输线，并将通过晶体管放大的信号输出和匹配到通过频带路径切换单元切换的频带路径。 （附图标记）（100）输入匹配结束; （200）频带路径切换单元; （300）输出匹配端; （AA）RF输入; （BB）射频输出
-
公开(公告)号：KR1020110106194A
公开(公告)日：2011-09-28
申请号：KR1020100025466
申请日：2010-03-22
Applicant: 한국전자통신연구원 , 숭실대학교산학협력단
Abstract: 본 발명은 이중 대역 전력 증폭기에 관한 것으로, 보다 구체적으로 전계 효과 트랜지스터의 출력단에 인터디지털 캐패시터를 이용한 전송 선로를 두어 이중 대역의 중심 주파수에 해당하는 고조파 성분을 조절하는 이중 대역 전력 증폭기에 관한 것이다.
본 발명의 일 실시 예에 따른 이중 대역 전력 증폭기는, 제 1 중심 주파수를 출력하는 제 1 정합 회로; 제 2 중심 주파수를 출력하는 제 2 정합 회로; 상기 제 1 정합 회로와 제 2 정합 회로를 정합하는 전계 효과 트랜지스터; 및 상기 전계 효과 트랜지스터의 출력단에 직렬로 연결되는 인터디지털 전송선로를 포함한다.-
公开(公告)号：KR1020110101785A
公开(公告)日：2011-09-16
申请号：KR1020100021030
申请日：2010-03-09
Applicant: 숭실대학교산학협력단
CPC classification number: H03K3/0315 , H03K3/354 , H03K2005/00202 , H03L7/0995
Abstract: 본 발명은 본 발명은 전압 제어 발진기에 관한 것으로, 보다 구체적으로 CMOS 전압 제어 링 발진기에 관한 것이다.
본 발명의 일 실시 예에 따른 CMOS 링 전압 제어 발진기는, 입력단과 출력단간에 직렬로 연결되고, 제 1 MOSFET와 제 2 MOSFET의 폭이 소정의 간격으로 이격되어 병렬로 형성되는 제어부; 제 1 바이어스 전압이 인가되는 제 1 캐패시터; 및 제 2 바이어스 전압이 인가되는 제 2 캐패시터를 포함한다.-
公开(公告)号：KR101712599B1
公开(公告)日：2017-03-06
申请号：KR1020100021030
申请日：2010-03-09
Applicant: 숭실대학교산학협력단
Abstract: 본발명은본 발명은전압제어발진기에관한것으로, 보다구체적으로 CMOS 전압제어링 발진기에관한것이다. 본발명의일 실시예에따른 CMOS 링전압제어발진기는, 입력단과출력단간에직렬로연결되고, 제 1 MOSFET와제 2 MOSFET의폭이소정의간격으로이격되어병렬로형성되는제어부; 제 1 바이어스전압이인가되는제 1 캐패시터; 및제 2 바이어스전압이인가되는제 2 캐패시터를포함한다.
-
公开(公告)号：KR102255365B1
公开(公告)日：2021-05-25
申请号：KR1020190004805
申请日：2019-01-14
Applicant: 한국전자통신연구원
Abstract: 본발명의일 실시예에따른이기종온디바이스시스템에서의그래프기반영상처리모델실행최적화장치는사용자가제공하는영상처리그래프모델에대해그래프토폴러지(topology)를이용하여경로를탐색하고, 실행순서에따라노드들을생성및 순차배치하여영상처리그래프모델의실행을위한실행경로를생성하는영상처리그래프경로생성부; 및영상처리그래프경로생성부로부터수신된영상처리그래프모델, 노드들에대응되는노드목록및 가상슈퍼노드목록, 실행경로에기초하여영상처리그래프모델을실행하는영상처리그래프경로실행부;를포함한다.
-
-
-
-
-
-
-
-
-
Search Results
114
records
(took 0.022 seconds)
