반도체 소자 및 그 제조 방법
    2.
    发明公开
    반도체 소자 및 그 제조 방법 有权
    半导体装置及其制造方法

    公开(公告)号:KR1020170069639A

    公开(公告)日:2017-06-21

    申请号:KR1020150177102

    申请日:2015-12-11

    Abstract: 본발명의일 실시예에따른반도체소자는 n+ 형탄화규소기판의제1면에위치하는 n- 형에피층, 상기 n- 형에피층에위치하는트렌치, 상기 n- 형에피층에위치하며, 상기트렌치의측면에위치하는 n+ 형영역및 제1 p형영역, 상기 n- 형에피층에위치하며, 상기제1 p형영역과이격되어있는복수의제2 p형영역, 상기트렌치에위치하는제1 게이트전극및 상기제1 게이트전극으로부터연장되어있는복수의제2 게이트전극을포함하는게이트전극, 상기게이트전극위에상기게이트전극과절연되어위치하는소스전극, 그리고상기 n+ 형탄화규소기판의제2면에위치하는드레인전극을포함하고, 상기복수의제2 p형영역을서로이격되어있고, 상기소스전극은상기복수의제2 p형영역및 상기복수의제2 p형영역사이에위치하는상기 n- 형에피층과접촉한다.

    Abstract translation: 根据本发明实施例的半导体器件包括位于n +型碳化硅衬底的第一表面上的n型外延层,位于n型外延层中的沟槽, 位于所述沟槽侧面的n +型区域和第一p型区域;位于所述n型层中且与所述第一p型区域间隔开的多个第二p型区域; 栅电极,包括第一栅电极和从所述第一栅电极延伸的多个第二栅电极;源电极,以与所述栅电极绝缘的关系设置在所述栅电极上; 以及位于两侧的漏电极,其中所述多个第二p型区域彼此间隔开,并且所述源电极位于所述多个第二p型区域与所述多个第二p型区域之间, n型接触层板层。

    반도체 소자 및 그 제조 방법
    3.
    发明公开
    반도체 소자 및 그 제조 방법 有权
    半导体装置及其制造方法

    公开(公告)号:KR1020180005004A

    公开(公告)日:2018-01-15

    申请号:KR1020160084838

    申请日:2016-07-05

    Abstract: 본발명의일 실시예에따른반도체소자는 n+형탄화규소기판의제1면에위치하는 n-형층, 상기 n-형층에위치하며서로이격되어있는제1 트렌치및 제2 트렌치, 상기제1 트렌치의측면및 상기제2 트렌치의측면사이에위치하며, 상기 n-형층위에위치하는 n+형영역, 상기제1 트렌치의내부에위치하는게이트절연막, 상기제2 트렌치의내부에위치하는소스절연막, 상기게이트절연막위에위치하는게이트전극, 상기게이트전극위에위치하는산화막, 상기산화막, 상기 n+형영역, 및상기소스절연막위에위치하는소스전극, 그리고상기 n+형탄화규소기판의제2면에위치하는드레인전극을포함한다.

    Abstract translation: 所述第一沟槽和第二沟槽,根据本发明位于所述n-型层的一个实施方式的半导体器件中的第一沟槽,位于n +型碳化硅衬底的第一表面上的n型层,并且彼此间隔开的 侧和设置定位在所述沟槽的侧面之间的第二内部的源极绝缘层和用于n +区设置在所述n-型层上的栅极绝缘膜,位于所述第一沟槽的内部,第二沟槽,其中 即在栅极形成的绝缘膜,氧化物膜,氧化膜,即在栅电极形成在n +型区上的栅电极,和设置在源极的绝缘膜上形成源电极,以及设置在n +型碳化硅衬底的第二表面上的漏电极 它包括。

    반도체 소자 및 그 제조 방법
    4.
    发明公开
    반도체 소자 및 그 제조 방법 有权
    半导体装置及其制造方法

    公开(公告)号:KR1020170070507A

    公开(公告)日:2017-06-22

    申请号:KR1020150178098

    申请日:2015-12-14

    Abstract: 본발명의일 실시예에따른반도체소자는 n+ 형탄화규소기판의제1면에위치하는 n- 형에피층, 상기 n- 형에피층에위치하며서로이격되어있는제1 트렌치및 제2 트렌치, 상기제1 트렌치의측면및 코너를감싸는 p형영역, 상기 p형영역과상기제1 트렌치및 상기제2 트렌치사이의상기 n- 형에피층위에위치하는 n+ 영역, 상기제2 트렌치내에위치하는게이트절연막, 상기게이트절연막위에위치하는게이트전극, 상기게이트전극위에위치하는산화막, 상기산화막위, 상기 n+ 영역위 및상기제1 트렌치내에위치하는소스전극, 그리고상기 n+ 형탄화규소기판의제2면에위치하는드레인전극을포함하고, 상기소스전극은상기제1 트렌치의하부에위치하는상기 n- 형에피층과접촉한다.

    Abstract translation: 根据本发明实施例的半导体器件包括位于n +型碳化硅衬底的第一表面上的n型外延层,位于n型外延层上并且彼此间隔开的第一沟槽和第二沟槽, 围绕第一沟槽的侧面和角部的p型区域,位于p型区域与第一沟槽和第二沟槽之间的n型外延层上的n +区域,位于第二沟槽内的栅极, 位于第一沟槽中的源电极以及位于栅绝缘膜上的栅电极,位于栅电极上,氧化物膜上,n +区上以及n +碳化硅衬底的第二表面上的氧化物膜 并且源电极与位于第一沟槽下方的n型发射极层接触。

    반도체 소자 및 그 제조 방법
    5.
    发明公开
    반도체 소자 및 그 제조 방법 无效
    半导体装置及其制造方法

    公开(公告)号:KR1020170070505A

    公开(公告)日:2017-06-22

    申请号:KR1020150178095

    申请日:2015-12-14

    Abstract: 본발명의일 실시예에따른반도체소자는 n+ 형탄화규소기판의제1면에차례로위치하는제1 n- 형에피층및 제2 n- 형에피층, 상기제2 n- 형에피층에위치하며서로이격되어있는제1 트렌치및 제2 트렌치, 상기제1 트렌치의측면및 하부면둘러싸는 p형영역, 상기 p형영역과상기제2 n- 형에피층위에위치하는 n+ 영역, 상기제2 트렌치내에위치하는게이트절연막, 상기게이트절연막위에위치하는게이트전극, 상기게이트전극위에위치하는산화막, 상기산화막위, 상기 n+ 영역위 및상기제1 트렌치내에위치하는소스전극, 그리고상기 n+ 형탄화규소기판의제2면에위치하는드레인전극을포함한다.

    Abstract translation: 根据本发明实施例的半导体器件包括顺序地设置在n +型碳化硅衬底的第一表面上的第一n型外延层和第二n型外延层, 第一沟槽和第二沟槽彼此间隔开,围绕第一沟槽的侧表面和底表面的p型区域,位于p型区域和第二n型区域上的n +区域, 位于栅绝缘膜上的栅电极,位于栅电极上的氧化物膜,位于氧化物膜上,位于n +区和第一沟槽中的源电极以及位于n +型碳化硅衬底上的栅电极 位于议程两侧的漏电极。

    쇼트키 배리어 다이오드 및 그 제조 방법

    公开(公告)号:KR102249592B1

    公开(公告)日:2021-05-07

    申请号:KR1020150171002

    申请日:2015-12-02

    Abstract: 본발명의실시예에따른쇼트키배리어다이오드는 n+ 형탄화규소기판의제1면에위치하는 n- 형에피층, 상기 n- 형에피층에위치하며, 서로이격되어있는제1 종단트렌치, 제2 종단트렌치, 복수의통전트렌치및 정렬키트렌치, 상기제1 종단트렌치, 상기제2 종단트렌치및 상기복수의통전트렌치아래에각각위치하는 p 영역, 상기제1 종단트렌치, 상기제2 종단트렌치및 상기정렬키트렌치에위치하는절연막, 상기복수의통전트렌치및 상기 n- 형에피층위에위치하는쇼트키전극, 그리고상기 n+형탄화규소기판의제2면에위치하는드레인전극을포함하고, 상기복수의통전트렌치는상기제1 종단트렌치및 상기제2 종단트렌치사이에위치하고, 상기제1 종단트렌치, 상기제2 종단트렌치및 상기복수의통전트렌치의깊이는동일하고, 상기정렬키트렌치의깊이는상기제1 종단트렌치의깊이보다깊다.

    반도체 소자
    10.
    发明授权

    公开(公告)号:KR101886105B1

    公开(公告)日:2018-08-07

    申请号:KR1020160166825

    申请日:2016-12-08

    Inventor: 주낙용

    Abstract: 본발명의일 실시예에따른반도체소자는통전영역및 상기통전영역이끝나는부분에위치하는종단영역을포함한다. 상기종단영역은상기 n+형탄화규소기판, 상기 n+형탄화규소기판의제1면에위치하는 n-형층, 상기 n-형층에위치하는절연층, 상기절연층위에위치하는종단전극부를포함하고, 상기절연층은제1 부분및 상기제1 부분보다두께가얇은제2 부분을포함한다.

Patent Agency Ranking