公开(公告)号：WO1986004727A1

公开(公告)日：1986-08-14

申请号：PCT/US1986000222

申请日：1986-01-30

Applicant: ADVANCED MICRO DEVICES, INC.

Inventor： ADVANCED MICRO DEVICES, INC. ,  BRINER, Michael, S. ,  BILL, Colin, S. ,  SUCIU, Paul ,  RINERSON, Darrell

IPC: G11C11/40

CPC classification number: G11C16/10 ,  G11C2216/14

Abstract: A page mode write system for an E PROM array including active latches (48) for storing loaded data on bit lines (14), independent bit line grounds (28) for isolating the cells (8) in a byte (40), and program gate lines (38) in each byte (40) for tagging those bytes (40) that will undergo a charge/discharge cycle during the write cycle.

Abstract translation: 一种用于E 2 PROM阵列的页面模式写入系统，包括用于在位线（14）上存储加载的数据的有源锁存器（48），用于隔离字节（40）中的单元（8）的独立位线接地（28） ，以及每个字节（40）中的编程门线（38），用于标记在写周期期间将经历充电/放电循环的那些字节（40）。

公开(公告)号：WO1985003162A1

公开(公告)日：1985-07-18

申请号：PCT/US1984002107

申请日：1984-12-24

Applicant: ADVANCED MICRO DEVICES, INC.

Inventor： ADVANCED MICRO DEVICES, INC. ,  RINERSON, Darrell

IPC: G11C11/40

CPC classification number: H01L29/7883 ,  G11C16/0441 ,  H01L27/115

Abstract: A five volt only E2 PROM cell including metal bit read (12) and bit ground column (16) lines and polysilicon word select (50) and program row (54) lines. An interconnected word select and stacked gate transistor (52) serially connect the bit read and bit ground lines. The cell also includes a tunneling structure (24), disposed below the program row line (54), for charging or uncharging a floating polysilicon gate in the stacked gate transistor. The bit ground line (16) is disconnected from ground during the charging and uncharging operations.

公开(公告)号：EP0211069A1

公开(公告)日：1987-02-25

申请号：EP86901245.0

申请日：1986-01-30

Applicant: ADVANCED MICRO DEVICES, INC.

Inventor： BRINER, Michael, S. ,  BILL, Colin, S. ,  SUCIU, Paul ,  RINERSON, Darrell

IPC: G11C17 ,  G11C16

CPC classification number: G11C16/10 ,  G11C2216/14

Abstract: Système d'écriture en mode page pour un réseau E2PROM comprenant des registres actifs (48) pour le stockage de données chargées sur les lignes de bits (14), des liaisons de mise à la terre des lignes de bits indépendantes (28) pour isoler les cellules (8) dans un byte (40), et des lignes de porte de programme (38) dans chaque byte (40) pour marquer les bytes (40) qui subissent un cycle de charge/décharge pendant le cycle d'écriture.

公开(公告)号：EP0167595A1

公开(公告)日：1986-01-15

申请号：EP85900557.0

申请日：1984-12-24

Applicant: ADVANCED MICRO DEVICES, INC.

Inventor： RINERSON, Darrell

IPC: G11C17 ,  G11C16 ,  H01L21 ,  H01L27 ,  H01L29

CPC classification number: H01L29/7883 ,  G11C16/0441 ,  H01L27/115

Abstract: Cellule E2PROM de 5 volts uniquement, comprenant des lignes métalliques de lecture de bits (12) et de colonnes de mise à la terre de bits (16) et des lignes en polysilicium de sélection de mot (50) et de rangées de programme (54). Un transistor (52) interconnecté de sélection de mot et à porte empilée relie en série les lignes de lecture de bits et les lignes de mise à la terre de bits. La cellule comprend également une structure de tunnel (24), disposée sous la ligne de rangées de programme (54), pour charger ou décharger une porte flottante en polysilicium dans le transistor à porte empilée. La ligne de mise à la terre de bit (16) est déconnectée de la terre pendant les opérations de charge et de décharge.