-
1.发明授权Dispositif d'évaluation du débit de circuits virtuels empruntant une voie de transmission à multiplexage temporel asynchrone 失效一种用于从一个异步时分多路复用线路评价虚拟连接的速率。
公开(公告)号：EP0422550B1
公开(公告)日：1995-01-04
申请号：EP90119245.0
申请日：1990-10-08
Applicant: ALCATEL CIT
Inventor： Le Bihan, Denis
IPC: H04L12/56
CPC classification number: H04L12/5602 , H04L2012/5636 , H04L2012/5637 , H04L2012/5647 , H04L2012/5651
-
2.发明授权
公开(公告)号：EP0403995B1
公开(公告)日：1994-11-30
申请号：EP90111418.1
申请日：1990-06-18
Applicant: ALCATEL CIT
Inventor： Thiebaut, Georges , Le Bihan, Denis
IPC: H04L12/56
CPC classification number: H04L12/5602 , H04L2012/5636
-
3.发明公开Dispositif d'évaluation du débit de circuits virtuels empruntant une voie de transmission à multiplexage temporel asynchrone 失效一种用于从一个异步时分多路复用线路评价虚拟连接的速率。
公开(公告)号：EP0422550A1
公开(公告)日：1991-04-17
申请号：EP90119245.0
申请日：1990-10-08
Applicant: ALCATEL CIT
Inventor： Le Bihan, Denis
IPC: H04L12/56
CPC classification number: H04L12/5602 , H04L2012/5636 , H04L2012/5637 , H04L2012/5647 , H04L2012/5651
Abstract: Les cellules entrantes d'une voie à multiplexage temporel asynchrone d'entrée (mtr) sont comptées par un compteur (FFB) affecté à chaque circuit virtuel, qui est incrémenté à chaque cellule entrante du circuit virtuel et qui est périodiquement décrémenté.
Des moyens d'horloge (HG, CV, CTC) définissent des temps cellule successivement numérotés (ntc). Des moyens de file d'attente (FAVE, FCVN) définissent une file d'attente de temps cellule (FAF FAL, FAV) propre à chacun desdits temps cellule, un circuit virtuel pouvant être affecté à un temps cellule par l'inscription de son identité dans la file d'attente de temps cellule correspondante. Des moyens de commande (MC) utilisent le contenu desdites files d'attente de temps cellule (FAF, FAL, FAV) et, à chaque temps cellule, identifient un circuit virtuel à traiter et décrémentent le compteur (FFB) de ce circuit virtuel.
Ces moyens de commande comprenent par ailleurs des dispositions telles que tout circuit virtuel dont le compteur (FFB) n'est pas en position de repos soit affecté (FAVE) à un des temps cellules, our être décrémenté du fait de la survenance de ce temps cellule.-
4.发明授权
公开(公告)号：EP0403997B1
公开(公告)日：1994-11-30
申请号：EP90111420.7
申请日：1990-06-18
Applicant: ALCATEL CIT
Inventor： Thiebaut, Georges , Le Bihan, Denis
IPC: H04L12/56
CPC classification number: H04L12/5602 , H04L2012/5636
-
5.发明公开Dispositif de régularisation de débit de circuits virtuels empruntant une voie de transmission à multiplexage temporel asynchrone 失效安排虚拟连接的流量控制是通过一个异步时间复用的传输路径传输。
公开(公告)号：EP0422549A1
公开(公告)日：1991-04-17
申请号：EP90119244.3
申请日：1990-10-08
Applicant: ALCATEL CIT
Inventor： Le Bihan, Denis
IPC: H04L12/56
CPC classification number: H04L12/5602 , H04L2012/5636 , H04L2012/5647 , H04L2012/5651 , H04L2012/5679
Abstract: Dispositif de régularisation de débit de circuits virtuels empruntant une voie de transmission à multiplexage temporel asynchrone dans lequel les cellules entrantes d'une voie à multiplexage temporel asynchrone d'entrée (mtr), comportant une en-tête contenant une information de destination qui peut être traitée comme une identité de circuit virtuel, sont aiguillées vers une mémoire de cellules (MT) comprenant une pluralité de mémoires tampons de circuits virtuels (MA1, MA2..., MAn), chaque cellule étant rangée dans la mémoire tampon de circuit virtuel associée au circuit virtuel auquel cette cellule appartient, et les cellules sortantes d'une voie à multiplexage temporel asynchrone de sortie (mte) sont lues dans ces mêmes mémoires tampons de circuits virtuels (MA1. MA2..., MAn).
Des moyens de commande (MC) sont en outre prévus, agencés de sorte que les cellules à émettre sur la voie sortante soient lues dans les mémoires tampon dans un ordre tel que les cellules issues d'une même mémoire tampon de circuit virtuel soient espacées en moyenne au moins d'un intervalle déterminé pour ce circuit virtuel.Abstract translation: 装置，用于控制可以通过采取异步时分多路复用传输路径上的虚拟电路，其中将包含报头含有能够像虚拟被处理的目标日期的输入异步时分复用路径（MTR）的输入的信元 电路同一性，朝向小区存储器（MT），其包括每个小区被存储在远离与所述虚拟电路，其此相关联的虚拟电路的缓冲存储器的虚电路的缓冲存储器（MA1，MA2 ...），人，多个路由 小区所属，以及输出异步时分复用路径（第m个）的出细胞是从合成虚电路的缓冲存储器（MA1，MA2 ...，MAN）读取。 控制装置（MC）被进一步更设置成布置并在细胞中的出射路径上的反式mitted从在订单缓冲存储器寻找所做输出的细胞通过一个且相同的虚电路的缓冲存储器是由隔开上平均被读 该虚拟电路指定的至少一个时间间隔。
-
Patent Agency Ranking6.发明授权Dispositif de régularisation de débit de circuits virtuels empruntant une voie de transmission à multiplexage temporel asynchrone 失效安排虚拟连接的流量控制是通过一个异步时分多路复用传输路径传输
公开(公告)号：EP0422549B1
公开(公告)日：1997-04-02
申请号：EP90119244.3
申请日：1990-10-08
Applicant: ALCATEL CIT
Inventor： Le Bihan, Denis
IPC: H04L12/56
CPC classification number: H04L12/5602 , H04L2012/5636 , H04L2012/5647 , H04L2012/5651 , H04L2012/5679
-
7.发明授权
公开(公告)号：EP0403996B1
公开(公告)日：1994-11-30
申请号：EP90111419.9
申请日：1990-06-18
Applicant: ALCATEL CIT
Inventor： Thiebaut, Georges , Le Bihan, Denis
IPC: H04L12/56
CPC classification number: H04L12/5602 , H04L2012/5636
-
8.发明公开
公开(公告)号：EP0403996A1
公开(公告)日：1990-12-27
申请号：EP90111419.9
申请日：1990-06-18
Applicant: ALCATEL CIT
Inventor： Thiebaut, Georges , Le Bihan, Denis
IPC: H04L12/56
CPC classification number: H04L12/5602 , H04L2012/5636
Abstract: L'invention comprend l'emploi d'une mémoire (MCT) dans laquelle à chaque circuit virtuel acheminant des cellules est affecté un emplacement contenant un contexte (CT), définissant les conditions de l'évaluation du débit de ce circuit virtuel et prévoit, à la réception de chaque cellule, la lecture du contexte du circuit virtuel auquel appartient cette cellule, en vue de l'évaluation du débit de ce circuit virtuel. L'invention comprend en outre l'emploi d'une horloge (BC) aménagée pour fournir une heure courante associée à ce circuit virtuel.
Une indication d'heure de début est enregistrée dans le contexte (CT) d'un circuit virtuel et, à l'arrivée d'une cellule de ce circuit virtuel, le contexte est lu, de l'heure courante, alors fournie par l'horloge, est soustraite l'heure de début fournie par le contexte lu et la différence de temps ainsi établie constitue une mesure de débit instantané du circuit virtuel, définie comme l'intervalle de temps qui s'est écoulée entre deux cellules, cette mesure de débit instantané étant fournie à des moyens d'évaluation (BT), tandis que l'heure courante est alors enregistrée dans le contexte, en tant qu'heure de début.Abstract translation: 本发明包括的用途，其中给每个虚拟单元路由电路分配包含上下文（CT）的位置的存储器（MCT）的，限定用于评价该虚拟电路的比特率的条件和提供，当在接收 每个小区，用于向此小区所属以评价该虚拟电路的比特率虚电路的上下文中的读取。 本发明还包括使用以供应与该虚拟电路相关联的当前时间预留的时钟（BC）的。 ... 指示器被记录在该虚拟电路的小区的抵达时的上下文中，虚拟电路的（CT）和，开始时间，上下文被读取时，从当前时间，提供在此刻没有由 时钟，减去由上下文提供的开始时间读，并由此建立的时间差构成了虚电路的瞬时比特率的测量，定义为具有两个单元之间经过的时间间隔，该测量的瞬时比特率之中的 提供给评估装置（BT），而当前的时间，然后记录在上下文中的开始时间的幌子。 ...
... -
9.发明公开
公开(公告)号：EP0403995A1
公开(公告)日：1990-12-27
申请号：EP90111418.1
申请日：1990-06-18
Applicant: ALCATEL CIT
Inventor： Thiebaut, Georges , Le Bihan, Denis
IPC: H04L12/56
CPC classification number: H04L12/5602 , H04L2012/5636
Abstract: L'invention comprend l'emploi d'une mémoire dans laquelle à chaque circuit virtuel est affecté un emplacement contenant un contexte (CT), définissant les conditions de l'évaluation du débit de ce circuit virtuel et prévoit, à la réception de chaque cellule, la lecture du contexte du circuit virtuel auquel appartient cette cellule. Une horloge est aménagée pour fournir une heure courante associée à ce circuit virtuel.
Une indication d'heure de début d'intervalle de mesure est enregistrée dans le contexte (CT) d'un circuit virtuel, à l'arrivée d'une première cellule de ce circuit virtuel. A l'arrivée d'une cellule suivante du même circuit virtuel, le contexte est lu et de l'heure courante (hc) est soustraite l'heure de début d'intervalle de mesure. La différence de temps est comparée à une durée spécifiée d'intervalle de mesure et le nombre de cellules déjà reçues est incrémenté. Ce nombre de cellules déjà reçues est fourni comme mesure du débit moyen du circuit virtuel, lorsque ladite différence de temps est égale ou supérieure à la durée d'intervalle de mesure. Le contexte est alors réinitialisé.Abstract translation: 本发明包括的用途，其中每一个虚拟电路被分配包含上下文（CT）的位置时，限定用于评价该虚拟电路的比特率的条件的存储器，并提供了，在每个小区的接收，对于读 对哪些该小区所属的虚拟电路的上下文中。 一个时钟，以便供应与该虚拟电路相关联的当前时间预留。 ... 的测量间隔开始时间指示器被记录在虚电路的上下文中（CT），该虚拟电路的第一小区的抵达时。 已在此同一虚拟电路的以下细胞的到来，上下文被读出并从当前时刻（HC）被减去测量间隔开始时间。 的时间差与测量间隔的指定的持续时间，并且已经接收到递增的细胞数目相比。 已经接收的信元的这个数目提供作为虚拟电路的平均比特率的量度，当所述时间差等于或大于测量间隔的持续时间越大。 然后上下文被重新初始化。 ...
... -
10.发明公开
公开(公告)号：EP0403997A1
公开(公告)日：1990-12-27
申请号：EP90111420.7
申请日：1990-06-18
Applicant: ALCATEL CIT
Inventor： Thiebaut, Georges , Le Bihan, Denis
IPC: H04L12/56
CPC classification number: H04L12/5602 , H04L2012/5636
Abstract: Ce procédé comprend l'emploi d'une mémoire dans laquelle à chaque circuit virtuel est affecté un contexte (CT) définissant les conditions de l'évaluation du débit de ce circuit virtuel, la lecture, à la réception d'une cellule, du contexte du circuit virtuel, l'emploi d'une horloge aménagée pour fournir une heure courante associée à ce circuit virtuel, ainsi que de moyens de mesure de débit fournissant, à l'arrivée d'une cellule, une mesure de débit du circuit virtuel de cette cellule.
Le contexte (CT) comprend au moins un seuil de débit et il est prévu de comparer une telle mesure de débit avec ce seuil et d'actionner un compteur de dépassements, dans un premier sens, si ce seuil est atteint ou dépassé, ou dans un autre sens, si ce seuil n'est pas atteint, ainsi que de déterminer qu'un tel actionnement a amené le compteur de dépassements dans une position extrême dudit premier sens, et alors de fournir un signal (OSC) manifestant la nécessité d'une action corrective.Abstract translation: 此方法包括使用在其中每个虚拟电路被分配的上下文（CT）的存储器，定义的条件评估该虚拟电路，读出的比特率，在一个小区的接收，虚拟的上下文中的 电路，利用为了提供与该虚拟电路相关联的当前时间预留的时钟的，和比特率测量的装置提供，细胞，该细胞的虚电路的比特率的测量的到达时。 ... 上下文（CT）包括至少一个比特率阈值，并且存在用于比较寻找一个比特率测量与这个阈值和用于致动交叉的计数器在第一方向上，如果达到该阈值或 杂交，或者在另一个方向上，如果未达到，以及用于确定性采矿是否寻求致动带来分频器的计数器到在所述第一方向的极限位置，并且该阈值则提供信号（OSC），表示 需要纠正措施。 ...
...
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.029 seconds)
