Abstract:
Ce procédé comprend l'emploi d'une mémoire dans laquelle à chaque circuit virtuel est affecté un contexte (CT) définissant les conditions de l'évaluation du débit de ce circuit virtuel, la lecture, à la réception d'une cellule, du contexte du circuit virtuel, l'emploi d'une horloge aménagée pour fournir une heure courante associée à ce circuit virtuel, ainsi que de moyens de mesure de débit fournissant, à l'arrivée d'une cellule, une mesure de débit du circuit virtuel de cette cellule. Le contexte (CT) comprend au moins un seuil de débit et il est prévu de comparer une telle mesure de débit avec ce seuil et d'actionner un compteur de dépassements, dans un premier sens, si ce seuil est atteint ou dépassé, ou dans un autre sens, si ce seuil n'est pas atteint, ainsi que de déterminer qu'un tel actionnement a amené le compteur de dépassements dans une position extrême dudit premier sens, et alors de fournir un signal (OSC) manifestant la nécessité d'une action corrective.
Abstract:
L'invention comprend l'emploi d'une mémoire (MCT) dans laquelle à chaque circuit virtuel acheminant des cellules est affecté un emplacement contenant un contexte (CT), définissant les conditions de l'évaluation du débit de ce circuit virtuel et prévoit, à la réception de chaque cellule, la lecture du contexte du circuit virtuel auquel appartient cette cellule, en vue de l'évaluation du débit de ce circuit virtuel. L'invention comprend en outre l'emploi d'une horloge (BC) aménagée pour fournir une heure courante associée à ce circuit virtuel. Une indication d'heure de début est enregistrée dans le contexte (CT) d'un circuit virtuel et, à l'arrivée d'une cellule de ce circuit virtuel, le contexte est lu, de l'heure courante, alors fournie par l'horloge, est soustraite l'heure de début fournie par le contexte lu et la différence de temps ainsi établie constitue une mesure de débit instantané du circuit virtuel, définie comme l'intervalle de temps qui s'est écoulée entre deux cellules, cette mesure de débit instantané étant fournie à des moyens d'évaluation (BT), tandis que l'heure courante est alors enregistrée dans le contexte, en tant qu'heure de début.
Abstract:
L'invention comprend l'emploi d'une mémoire dans laquelle à chaque circuit virtuel est affecté un emplacement contenant un contexte (CT), définissant les conditions de l'évaluation du débit de ce circuit virtuel et prévoit, à la réception de chaque cellule, la lecture du contexte du circuit virtuel auquel appartient cette cellule. Une horloge est aménagée pour fournir une heure courante associée à ce circuit virtuel. Une indication d'heure de début d'intervalle de mesure est enregistrée dans le contexte (CT) d'un circuit virtuel, à l'arrivée d'une première cellule de ce circuit virtuel. A l'arrivée d'une cellule suivante du même circuit virtuel, le contexte est lu et de l'heure courante (hc) est soustraite l'heure de début d'intervalle de mesure. La différence de temps est comparée à une durée spécifiée d'intervalle de mesure et le nombre de cellules déjà reçues est incrémenté. Ce nombre de cellules déjà reçues est fourni comme mesure du débit moyen du circuit virtuel, lorsque ladite différence de temps est égale ou supérieure à la durée d'intervalle de mesure. Le contexte est alors réinitialisé.
Abstract:
La chaîne centrale de connexion est constituée par deux réseaux de connexion reliés à chaque unité de raccordement par deux circuits de raccordement. Un circuit de raccordement (SABa) comporte d'une part un circuit d'entrée (CE) relié par une liaison d'accès entrante (LAE) à l'unité de raccordement et un amplificateur d'émission (Tx) relié par une liaison réseau entrante (LRE) au réseau de connexion, et d'autre part un amplificateur de réception (Rx) relié par une liaison réseau sortante (LRS) au réseau de connexion, un circuit de traitement (CT) et un circuit de sélection (CS) relié par une liaison d'accès sortante (LAS) à l'unité de raccordement. Les liaisons d'accès et réseau sont des liaisons multiplex bidirectionnelles ayant des trames de longueur fixe. Chaque trame comporte des voies seize bits répartis en huit bits de données, cinq bits transparents et trois bits de contrôle. Le premier bit de contrôle est un bit de mode de fonctionnement d'un circuit de raccordement soit un mode de fonctionnement normal soit un mode de fonctionnement message. Les deuxième et troisième bits de contrôle ont chacun une signification différente en fonction de la valeur du premier bit de contrôle. En mode message un message est constitué par les deuxièmes bits d'une seule voie d'une multitrame d'ordre trente deux, les troisièmes bits supportant un contrôle cyclique (CRC) d'ordre trente deux calculé sur l'ensemble des bits véhiculés par les trames de la multitrame.