公开(公告)号：DE112021000867B4

公开(公告)日：2025-01-16

申请号：DE112021000867

申请日：2021-01-28

Applicant: APPLE INC

Inventor： DABRAL SANJAY ,  CAO ZHITAO ,  HU KUNZHONG ,  ZHAI JUN

IPC: H01L23/50 ,  H01L23/538

Abstract: Elektronisches Gehäuse (1100, 1200, 1700), umfassend:eine Umverteilungsschicht, RDL, (1140, 1240, 1780); undeinen an die RDL (1140, 1240, 1780) gekoppelten Chip (1150, 1250, 1750); undwobei die RDL (1140, 1240, 1780) eine 3D-Verbindungsstruktur für Leistung und Signalübertragung zum Chip (1150, 1250, 1750) einschließt, und ferner umfassend ein Chiplet (1110, 1210, 1550, 1730), wobei sich das Chiplet (1110, 1210, 1550, 1730) zumindest teilweise direkt unterhalb des Chips (1150, 1250, 1750) befindet und eine Leistungs-Mesh-Ebene (1544, 1744) umfasst; undwobei die 3D-Verbindungsstruktur einen Leistungsstab (1373) unterhalb einer Vielzahl von Kontaktpads (1380) umfasst, wobei der Leistungsstab (1373) eine positive Stromversorgung für den Chip (1150, 1250, 1750) liefert, wobei der Chip (1150, 1250, 1750) mit der Vielzahl von Kontaktpads (1380) verbunden ist; undwobei die Leistungs-Mesh-Ebene (1544, 1744) elektrisch mit dem Leistungsstab (1373) gekoppelt ist.

公开(公告)号：DE112021000867T5

公开(公告)日：2022-12-29

申请号：DE112021000867

申请日：2021-01-28

Applicant: APPLE INC

Inventor： DABRAL SANJAY ,  CAO ZHITAO ,  HU KUNZHONG ,  ZHAI JUN

IPC: H01L23/50 ,  H01L23/538

Abstract: Es werden elektronische Gehäusestrukturen und Systeme beschrieben, bei denen eine 3D-Verbindungsstruktur in eine Gehäuse-Umverteilungsschicht und/oder ein Chiplet zur Leistungs- und Signalabgabe an einen Chip integriert ist. Solche Strukturen können die Eingangs-Ausgangs-Dichte (E/A) und die Routing-Qualität für Signale erheblich verbessern, während die Leistungsabgabe machbar bleibt.

公开(公告)号：DE112019001908T5

公开(公告)日：2021-01-28

申请号：DE112019001908

申请日：2019-03-28

Applicant: APPLE INC

Inventor： DABRAL SANJAY ,  KILIC BAHATTIN ,  ZHAO JIE-HUA ,  HU KUNZHONG ,  RYU SUK-KYU

IPC: H01L25/065 ,  G06F13/40 ,  G11C5/06 ,  H01L25/18

Abstract: Es werden Multichipsysteme (100) und Strukturen zur modularen Skalierung beschrieben. In einigen Ausführungsformen wird eine Schnittstellenleiste (150) verwendet, um benachbarte Chips (102, 104) zu koppeln. Zum Beispiel kann eine Kommunikationsleiste (150) verwendet werden, um Logikchips (104) zu koppeln, und die Speicherleiste (150) kann verwendet werden, um mehrere Speicherchips (102) mit einem Logikchip (104) zu koppeln.