公开(公告)号：WO2019096528A1

公开(公告)日：2019-05-23

申请号：PCT/EP2018/078408

申请日：2018-10-17

Applicant: FORSCHUNGSVERBUND BERLIN E.V.

Inventor： OSIPOV, Konstantin ,  WÜRFL, Hans-Joachim

IPC: H01L29/778 ,  H01L23/29 ,  H01L29/20

Abstract: Die vorliegende Erfindung betrifft eine Gate-Struktur sowie ein Verfahren zu deren Herstellung. Insbesondere betrifft die vorliegende Erfindung eine Gate-Strukturierung eines Feldeffekttransistors (FET), wobei der Feldeffekttransistor bei gleicher aktiver Schicht als Verarmungstyp (englisch „depletion type" oder „D-type"), als Anreicherungstyp (englisch „enhancement type" oder „E-type") und/oder als rauscharmer Typ (englisch „low noise type" oder „LN-type") auf einer gemeinsamen Substratbasis in einem einheitlichen Verfahren aufgebaut werden kann. Die erfindungsgemäße Gate-Struktur umfasst ein Substrat; eine piezoelektrische aktive Schicht (112, 212), die auf dem Substrat (110, 210) angeordnet ist; eine Passivierungsschicht (120, 220), die auf der aktiven Schicht (112, 212) angeordnet ist, wobei die Passivierungsschicht (120, 220) eine Ausnehmung (122, 222) aufweist, die sich durch die gesamte Passivierungsschicht (120, 220) hindurch in Richtung der aktiven Schicht (112, 212) erstreckt; ein Kontaktelement (140, 240), das innerhalb der Ausnehmung (122, 222) angeordnet ist, wobei das Kontaktelement (140, 240) sich von der aktiven Schicht (112, 212) bis oberhalb der Passivierungsschicht (120, 220) erstreckt; und eine Deckschicht (150, 250), die das Kontaktelement (140, 240) oberhalb der Passivierungsschicht (120, 220) überdeckt; wobei mindestens eine oberhalb der aktiven Schicht angeordnete Schicht im Bereich um das Kontaktelement zug- oder druckverspannt mit einer Normalspannung |σ| > 200 MPa ausgebildet ist, wobei über die einzelnen Verspannungen im Bereich um das Kontaktelement eine resultierende Kraft an der Grenzfläche zwischen Passivierungsschicht und aktiver Schicht eingestellt ist, welche über den piezoelektrischen Effekt die Elektronendichte in der aktiven Schicht im Bereich unterhalb des Kontaktelements beeinflusst.

公开(公告)号：WO2018091699A1

公开(公告)日：2018-05-24

申请号：PCT/EP2017/079707

申请日：2017-11-20

Applicant: FORSCHUNGSVERBUND BERLIN E.V.

Inventor： OSIPOV, Konstantin ,  LOSSY, Richard ,  WÜRFL, Hans-Joachim

IPC: H01L29/423 ,  H01L21/285

Abstract: Die vorliegende Erfindung betrifft eine Gate-Struktur sowie ein Verfahren zu dessen Herstellung. Insbesondere betrifft die vorliegende Erfindung die Gate-Strukturierung eines Feldeffekttransistors mit reduzierter thermo-mechanischer Belastung und erhöhter Zuverlässigkeit (geringere Elektromigration oder Diffusion des Gate-Metalls). Die erfindungsgemäße Gate-Struktur umfasst ein Substrat (10); einer aktiven Schicht (20), die auf dem Substrat (10) angeordnet ist; einer Zwischenschicht (40), die auf der aktiven Schicht (20) angeordnet ist, wobei die Zwischenschicht (40) eine Ausnehmung (45) aufweist, die sich durch die gesamte Zwischenschicht (40) hindurch in Richtung der aktiven Schicht (20) erstreckt; und einem Kontaktelement (50), das innerhalb der Ausnehmung (45) angeordnet ist, wobei das Kontaktelement (50) die Ausnehmung (45) vollständig ausfüllt und sich bis oberhalb der Zwischenschicht (40) erstreckt, wobei das Kontaktelement (50) zumindest abschnittsweise direkt auf der Zwischenschicht (40) aufliegt; wobei das Kontaktelement (50) aus einem Schottky-Metall (52) aufgebaut ist und das Kontaktelement (50) im Inneren einen vollständig von dem Schottky-Metall (52) umschlossenen Hohlraum (55) aufweist.

公开(公告)号：EP3529836A1

公开(公告)日：2019-08-28

申请号：EP17807785.5

申请日：2017-11-20

Applicant: Forschungsverbund Berlin E.V.

Inventor： OSIPOV, Konstantin ,  LOSSY, Richard ,  WÜRFL, Hans-Joachim

IPC: H01L29/423 ,  H01L21/285

公开(公告)号：EP3711099A1

公开(公告)日：2020-09-23

申请号：EP18789388.8

申请日：2018-10-17

Applicant: Forschungsverbund Berlin E.V.

Inventor： OSIPOV, Konstantin ,  WÜRFL, Hans-Joachim

IPC: H01L29/778 ,  H01L23/29 ,  H01L29/20