公开(公告)号：DE102019204838A1

公开(公告)日：2019-10-10

申请号：DE102019204838

申请日：2019-04-04

Applicant: GLOBALFOUNDRIES INC

Inventor： SMITH ELLIOT JOHN ,  CHAN NIGEL ,  KENKARE NILESH ,  YOON HONGSIK

IPC: H01L21/8238 ,  H01L27/092 ,  H01L27/11

Abstract: Aktive Gebiete für ebene Transistorarchitekturen werden in einer lateralen Richtung, d. h. in der Breitenrichtung, auf der Grundlage eines einzigen Lithografieprozesses strukturiert, woran sich Abscheide- und Ätzprozesse anschließen, wodurch mehrere Breitenabmessungen und mehrere Zwischenräume oder Abstände mit geringerer Prozessschwankung aufgrund des Vermeidens von Überlagerungsfehlern, die typischerweise mit konventionellen Lösungen einhergehen, wenn die Breitenabmessungen und die Zwischenräume auf der Grundlage eines Sequenz aus anspruchsvollen Lithografieprozessen strukturiert werden, bereitgestellt werden. Folglich werden eine erhöhte Packungsdichte, ein verbessertes Leistungsverhalten und geringere Fertigungskosten auf der Grundlage von Prozesstechniken, wie sie hierin offenbart sind, erreicht.