公开(公告)号：DE102019204838A1

公开(公告)日：2019-10-10

申请号：DE102019204838

申请日：2019-04-04

Applicant: GLOBALFOUNDRIES INC

Inventor： SMITH ELLIOT JOHN ,  CHAN NIGEL ,  KENKARE NILESH ,  YOON HONGSIK

IPC: H01L21/8238 ,  H01L27/092 ,  H01L27/11

Abstract: Aktive Gebiete für ebene Transistorarchitekturen werden in einer lateralen Richtung, d. h. in der Breitenrichtung, auf der Grundlage eines einzigen Lithografieprozesses strukturiert, woran sich Abscheide- und Ätzprozesse anschließen, wodurch mehrere Breitenabmessungen und mehrere Zwischenräume oder Abstände mit geringerer Prozessschwankung aufgrund des Vermeidens von Überlagerungsfehlern, die typischerweise mit konventionellen Lösungen einhergehen, wenn die Breitenabmessungen und die Zwischenräume auf der Grundlage eines Sequenz aus anspruchsvollen Lithografieprozessen strukturiert werden, bereitgestellt werden. Folglich werden eine erhöhte Packungsdichte, ein verbessertes Leistungsverhalten und geringere Fertigungskosten auf der Grundlage von Prozesstechniken, wie sie hierin offenbart sind, erreicht.

公开(公告)号：DE102018219323A1

公开(公告)日：2019-05-16

申请号：DE102018219323

申请日：2018-11-13

Applicant: GLOBALFOUNDRIES INC

Inventor： SMITH ELLIOT JOHN

IPC: H01L21/268 ,  H01L21/324 ,  H01L21/8238 ,  H01L27/092

Abstract: Ein Verfahren zur Herstellung eines kristallinen Halbleitermaterials auf Basis eines sehr dünnen Halbleiterbasismaterials und eines amorphen Halbleitermaterials, das darauf abgeschieden ist, ist hierin offenbart. Es werden strahlungsgestützte Ausheizprozesstechniken angewendet, wobei geeignete Strahlungswellenlängen, beispielsweise unter 380 nm, eingesetzt werden, um in effizienter Weise den Energieeintrag auf den oberflächennahen Bereich zu begrenzen. Es wird ein fester und kristalliner Bodenbereich des Halbleiterbasismaterials zuverlässig bewahrt, wodurch eine Kristallisierung der darüber liegenden Materialbereiche und insbesondere des zuvor abgeschiedenen amorphen Halbleitermaterials erreicht wird. Es können äußerst dünne Kanalgebiete von vollständig verarmten SOI-Transistorelementen als ein Halbleiterbasismaterial verwendet werden, auf welchem erhabene Drain-Gebiete und Source-Gebiete in einer späteren Fertigungsphase hergestellt werden, wodurch Prozessunregelmäßigkeiten im Wesentlichen vermieden werden, die konventionellerweise mit dem epitaktischen Aufwachsen eines Halbleitermaterials auf einem sehr dünnen Halbleiterbasismaterial einhergehen.

公开(公告)号：DE102018211600A1

公开(公告)日：2019-01-17

申请号：DE102018211600

申请日：2018-07-12

Applicant: GLOBALFOUNDRIES INC

Inventor： SMITH ELLIOT JOHN ,  CHAN NIGEL

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/74 ,  H01L21/786 ,  H01L21/8236 ,  H01L21/84 ,  H01L27/088 ,  H01L27/12 ,  H01L29/06

Abstract: Es wird ein Hochspannungstransistor auf der Grundlage gut etablierter CMOS-Techniken hergestellt, indem in vergrabenes isolierendes Material einer SOI-Architektur als ein Gatedielektrikumsmaterial verwendet wird, während das Gateelektrodenmaterial in Form eines dotierten Halbleitergebiets bereitgestellt wird, das unter der vergrabenen isolierenden Schicht angeordnet ist. Der Hochspannungstransistor wird mit hoher Prozesskompatibilität auf der Grundlage eines Prozessablaufs für die Herstellung aufwändiger vollständig verarmter SOI-Transistoren hergestellt, wobei in einigen anschaulichen Ausführungsformen der Hochspannungstransistor ebenfalls als eine vollständig verarmte Transistorkonfiguration bereitgestellt wird.