公开(公告)号：DE102019204838A1

公开(公告)日：2019-10-10

申请号：DE102019204838

申请日：2019-04-04

Applicant: GLOBALFOUNDRIES INC

Inventor： SMITH ELLIOT JOHN ,  CHAN NIGEL ,  KENKARE NILESH ,  YOON HONGSIK

IPC: H01L21/8238 ,  H01L27/092 ,  H01L27/11

Abstract: Aktive Gebiete für ebene Transistorarchitekturen werden in einer lateralen Richtung, d. h. in der Breitenrichtung, auf der Grundlage eines einzigen Lithografieprozesses strukturiert, woran sich Abscheide- und Ätzprozesse anschließen, wodurch mehrere Breitenabmessungen und mehrere Zwischenräume oder Abstände mit geringerer Prozessschwankung aufgrund des Vermeidens von Überlagerungsfehlern, die typischerweise mit konventionellen Lösungen einhergehen, wenn die Breitenabmessungen und die Zwischenräume auf der Grundlage eines Sequenz aus anspruchsvollen Lithografieprozessen strukturiert werden, bereitgestellt werden. Folglich werden eine erhöhte Packungsdichte, ein verbessertes Leistungsverhalten und geringere Fertigungskosten auf der Grundlage von Prozesstechniken, wie sie hierin offenbart sind, erreicht.

公开(公告)号：DE102018211600A1

公开(公告)日：2019-01-17

申请号：DE102018211600

申请日：2018-07-12

Applicant: GLOBALFOUNDRIES INC

Inventor： SMITH ELLIOT JOHN ,  CHAN NIGEL

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/74 ,  H01L21/786 ,  H01L21/8236 ,  H01L21/84 ,  H01L27/088 ,  H01L27/12 ,  H01L29/06

Abstract: Es wird ein Hochspannungstransistor auf der Grundlage gut etablierter CMOS-Techniken hergestellt, indem in vergrabenes isolierendes Material einer SOI-Architektur als ein Gatedielektrikumsmaterial verwendet wird, während das Gateelektrodenmaterial in Form eines dotierten Halbleitergebiets bereitgestellt wird, das unter der vergrabenen isolierenden Schicht angeordnet ist. Der Hochspannungstransistor wird mit hoher Prozesskompatibilität auf der Grundlage eines Prozessablaufs für die Herstellung aufwändiger vollständig verarmter SOI-Transistoren hergestellt, wobei in einigen anschaulichen Ausführungsformen der Hochspannungstransistor ebenfalls als eine vollständig verarmte Transistorkonfiguration bereitgestellt wird.

公开(公告)号：DE102016214659A1

公开(公告)日：2017-12-14

申请号：DE102016214659

申请日：2016-08-08

Applicant: GLOBALFOUNDRIES INC

Inventor： OTTO MICHAEL ,  CHAN NIGEL

IPC: H03K19/00

Abstract: Die vorliegende Erfindung betrifft Halbleiterstrukturen und insbesondere Schaltungen mit einer logischen Substratgateschaltung und Betriebsverfahren. Die Schaltung umfasst wenigstens einen Vordergatekontakt und digitale Substratgatepotentiale zur Logikfunktionsausbildung an einer Rückseite der wenigstens einen Vorrichtung. Die digitalen Substratgatepotentiale sind zwischen zwei logischen Zuständen schaltbar.

公开(公告)号：DE102013214258A1

公开(公告)日：2014-02-20

申请号：DE102013214258

申请日：2013-07-22

Applicant: GLOBALFOUNDRIES INC

Inventor： OTTO MICHAEL ,  CHAN NIGEL

IPC: G11C11/413

Abstract: Ein Verfahren umfasst ein Schreiben von Daten in ein oder mehr statische Direktzugriffsspeicherzellen (SRAM-Zellen). Das Schreiben von Daten in die ein oder mehr SRAM-Zellen umfasst ein Anlegen eines ersten Datensignals an mindestens eine Bitleitung, die elektrisch mit den ein oder mehr SRAM-Zellen verbunden ist, ein elektrisches Trennen von mindestens einem von einem ersten Stromversorgungsanschluss und einem zweiten Stromversorgungsanschluss von jeder der ein oder mehr SRAM-Zellen von einer Stromversorgung und ein Anlegen eines Wortleitungssignals an eine Wortleitung, die elektrisch mit den ein oder mehr SRAM-Zellen verbunden ist. Danach wird der mindestens eine von dem ersten Stromversorgungsanschluss und dem zweiten Stromversorgungsanschluss von jeder der ein oder mehr SRAM-Zellen elektrisch mit der Stromquelle verbunden.