公开(公告)号：DE112013002186B4

公开(公告)日：2017-06-08

申请号：DE112013002186

申请日：2013-03-13

Applicant: GLOBALFOUNDRIES INC

Inventor： DORIS BRUCE B ,  CHENG KANGGUO ,  HARAN BALASUBRAMANIAN S ,  KHAKIFIROOZ ALI ,  KULKARNI PRANITA ,  KUMAR ARVIND ,  PONOTH SHOM

IPC: H01L21/762

Abstract: Verfahren zum Bilden einer Halbleitereinheit (200, 300), aufweisend: Bilden einer High-k-Gate-Dielektrikums-Schicht (120) auf einem Halbleitersubstrat, welches eine erste Siliciumschicht (112), eine zweite Siliciumschicht (114) und eine vergrabene Oxidschicht (116) aufweist, die zwischen der ersten Siliciumschicht (112) und der zweiten Siliciumschicht (114) angeordnet ist; und Bilden einer Struktur einer flachen Grabenisolierung (230, 330), die in dem Halbleitersubstrat ausgebildet ist, wobei das Bilden der Struktur der flachen Grabenisolierung (220, 320) aufweist: Bilden eines flachen Grabens (140) in dem Substrat durch die erste Siliciumschicht (112), die vergrabene Oxidschicht (116) und teilweise durch die zweite Siliciumschicht (114) hindurch; Bilden einer ersten Auskleidung (160), die den flachen Graben formangepasst auskleidet; und Füllen des flachen Grabens mit einem Grabenfüllmaterial (170), wobei die erste Auskleidung (160) aus einem Material gebildet wird, welches eine Ätzselektivität gegenüber dem Grabenfüllmaterial (170) aufweist, wobei das Bilden der Struktur der flachen Grabenisolierung (230, 330) ferner aufweist: Ätzen der ersten Auskleidung (160), um die erste Auskleidung (160) in dem flachen Graben (140) nach unten auszusparen und eine Hohlraumregion (180) zu erzeugen, welche zwischen einer oberen ausgesparten Fläche der ersten Auskleidung (160) und einer oberen Fläche der ersten ...

公开(公告)号：DE102016215885A1

公开(公告)日：2017-03-16

申请号：DE102016215885

申请日：2016-08-24

Applicant: GLOBALFOUNDRIES INC

Inventor： CHOU ANTHONY I ,  HOLT JUDSON R ,  KUMAR ARVIND ,  UTOMO HENRY K

IPC: H01L21/283 ,  H01L29/78 ,  H01L21/336 ,  H01L29/417

Abstract: Ein Aspekt der Erfindung stellt eine asymmetrische Halbleitervorrichtung bereit. Die asymmetrische Halbleitervorrichtung kann umfassen: ein Substrat; und einen fin-artigen Feldeffekttransistor (FINFET), der am Substrat angeordnet ist, wobei der FINFET umfasst: eine Menge von Stege, die an einem Gate angeordnet sind; ein erstes epitaktisches Gebiet, das an einem Sourcebereich an der Menge von Stege angeordnet ist, wobei das erste epitaktische Gebiet eine erste Höhe aufweist; und ein zweites epitaktisches Gebiet, das an einem Drainbereich an der Menge von Stege angeordnet ist, wobei das zweite epitaktische Gebiet eine zweite Höhe aufweist, wobei sich die erste Höhe von der zweiten Höhe unterscheidet.