公开(公告)号：EP2959505A4

公开(公告)日：2016-08-17

申请号：EP13875647

申请日：2013-12-05

Applicant: GLOBALFOUNDRIES INC

Inventor： BERGENDAHL MARC A ,  HORAK DAVID V ,  KOBURGER CHARLES W III ,  PONOTH SHOM ,  YANG CHIH-CHAO

IPC: H01L27/12 ,  H01L21/32 ,  H01L21/762 ,  H01L21/8234 ,  H01L21/84 ,  H01L29/06

CPC classification number: H01L29/0653 ,  H01L21/32 ,  H01L21/76205 ,  H01L21/76229 ,  H01L21/823431 ,  H01L21/823481 ,  H01L21/845 ,  H01L27/1207 ,  H01L27/1211

公开(公告)号：DE102013220852B4

公开(公告)日：2015-12-24

申请号：DE102013220852

申请日：2013-10-15

Applicant: GLOBALFOUNDRIES INC ,  IBM

Inventor： XIE RUILONG ,  PARK CHANRO ,  PONOTH SHOM

IPC: H01L21/336 ,  H01L21/822 ,  H01L29/423 ,  H01L29/78

Abstract: Verfahren zum Herstellen einer integrierten Schaltung, wobei das Verfahren umfasst: Vorsehen eines Opfer-Gate-Aufbaus über einem Halbleitersubstrat, wobei der Opfer-Gate-Aufbau zwei Abstandshalter und ein Opfer-Gate-Material zwischen den zwei Abstandshaltern enthält, Vertiefen eines Teils des Opfer-Gate-Materials zwischen den zwei Abstandshaltern, Ätzen von oberen Bereichen der zwei Abstandshalter, wobei das Opfer-Gate-Material als eine Maske verwendet wird, Entfernen eines verbleibenden Teils des Opfer-Gate-Materials und Freilegen von unteren Bereichen der zwei Abstandshalter, Deponieren eines ersten Metalls zwischen den zwei Abstandshaltern, Entfernen des ersten Metalls zwischen den oberen Bereichen der zwei Abstandshalter, und Deponieren eines zweiten Metalls zwischen den oberen Bereichen der zwei Abstandshalter.

公开(公告)号：DE112013002186B4

公开(公告)日：2017-06-08

申请号：DE112013002186

申请日：2013-03-13

Applicant: GLOBALFOUNDRIES INC

Inventor： DORIS BRUCE B ,  CHENG KANGGUO ,  HARAN BALASUBRAMANIAN S ,  KHAKIFIROOZ ALI ,  KULKARNI PRANITA ,  KUMAR ARVIND ,  PONOTH SHOM

IPC: H01L21/762

Abstract: Verfahren zum Bilden einer Halbleitereinheit (200, 300), aufweisend: Bilden einer High-k-Gate-Dielektrikums-Schicht (120) auf einem Halbleitersubstrat, welches eine erste Siliciumschicht (112), eine zweite Siliciumschicht (114) und eine vergrabene Oxidschicht (116) aufweist, die zwischen der ersten Siliciumschicht (112) und der zweiten Siliciumschicht (114) angeordnet ist; und Bilden einer Struktur einer flachen Grabenisolierung (230, 330), die in dem Halbleitersubstrat ausgebildet ist, wobei das Bilden der Struktur der flachen Grabenisolierung (220, 320) aufweist: Bilden eines flachen Grabens (140) in dem Substrat durch die erste Siliciumschicht (112), die vergrabene Oxidschicht (116) und teilweise durch die zweite Siliciumschicht (114) hindurch; Bilden einer ersten Auskleidung (160), die den flachen Graben formangepasst auskleidet; und Füllen des flachen Grabens mit einem Grabenfüllmaterial (170), wobei die erste Auskleidung (160) aus einem Material gebildet wird, welches eine Ätzselektivität gegenüber dem Grabenfüllmaterial (170) aufweist, wobei das Bilden der Struktur der flachen Grabenisolierung (230, 330) ferner aufweist: Ätzen der ersten Auskleidung (160), um die erste Auskleidung (160) in dem flachen Graben (140) nach unten auszusparen und eine Hohlraumregion (180) zu erzeugen, welche zwischen einer oberen ausgesparten Fläche der ersten Auskleidung (160) und einer oberen Fläche der ersten ...

公开(公告)号：DE112012000850B4

公开(公告)日：2016-09-01

申请号：DE112012000850

申请日：2012-01-30

Applicant: GLOBALFOUNDRIES INC

Inventor： PONOTH SHOM ,  HORAK DAVID V ,  KOBURGER III CHARLES W ,  YANG CHIH-CHAO

IPC: H01L21/283 ,  H01L21/31 ,  H01L21/336 ,  H01L29/78

Abstract: Verfahren, das aufweist: Bilden einer Öffnung (311) im Innern einer dielektrischen Schicht (201), wobei die dielektrische Schicht auf einer Oberseite eines Substrats (101) ausgebildet wird und die Öffnung einen Kanalbereich (102) eines Transistors (110) in dem Substrat freilegt; Abscheiden einer Austrittsarbeitsschicht (401), die die Öffnung auskleidet und den Kanalbereich bedeckt; Ausbilden eines Gate-Leiters (610), der einen ersten Abschnitt (411) der Austrittsarbeitsschicht bedeckt, wobei sich der erste Abschnitt der Austrittsarbeitsschicht auf der Oberseite des Kanalbereichs befindet; und Entfernen eines zweiten Abschnitts der Austrittsarbeitsschicht, wobei der zweite Abschnitt der Austrittsarbeitsschicht den ersten Abschnitt der Austrittsarbeitsschicht umgibt, wobei das Entfernen des zweiten Abschnitts der Austrittsarbeitsschicht den ersten Abschnitt der Austrittsarbeitsschicht gegenüber der verbleibenden Austrittsarbeitsschicht (412) isoliert.

公开(公告)号：DE102013220852A1

公开(公告)日：2014-08-21

申请号：DE102013220852

申请日：2013-10-15

Applicant: GLOBALFOUNDRIES INC ,  IBM

Inventor： XIE RUILONG ,  PARK CHANRO ,  PONOTH SHOM

IPC: H01L21/336 ,  H01L21/822 ,  H01L29/423 ,  H01L29/78

Abstract: Es werden integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen angegeben. In einer beispielhaften Ausführungsform umfasst ein Verfahren zum Herstellen von integrierten Schaltungen das Vorsehen eines Opfer-Gate-Aufbaus über einem Halbleitersubstrat. Der Opfer-Gate-Aufbau umfasst zwei Abstandshalter und ein Opfer-Gate-Material zwischen den zwei Abstandshaltern. Das Verfahren vertieft einen Teil des Opfer-Gate-Materials zwischen den zwei Abstandshaltern. Obere Bereiche der zwei Abstandshalter werden geätzt, wobei das Opfer-Gate-Material als eine Maske verwendet wird. Das Verfahren umfasst das Entfernen eines verbleibenden Teils des Opfer-Gate-Materials und das Freilegen von unteren Bereichen der zwei Abstandshalter. Ein erstes Metall wird zwischen den unteren Bereichen der zwei Abstandshalter deponiert. Ein zweites Metall wird zwischen den oberen Bereichen der zwei Abstandshalter deponiert.