公开(公告)号：WO1988006804A2

公开(公告)日：1988-09-07

申请号：PCT/US1988000117

申请日：1988-01-19

Applicant: HUGHES AIRCRAFT COMPANY

Inventor： HUGHES AIRCRAFT COMPANY ,  MAYER, Donald, C. ,  VASUDEV, Prahalad, K.

IPC: H01L21/86

CPC classification number: H01L21/86 ,  H01L21/0242 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/0262 ,  H01L21/02667 ,  H01L21/02694 ,  Y10S148/077 ,  Y10S438/915 ,  Y10S438/918

Abstract: A method of fabricating CMOS circuit devices on an insulator substrate (26) is disclosed in which a solid phase epitaxy process is applied to islands (28, 30) for the indivudual devices in the same step as the channel dopant implants (8, 10). An ion species (12), preferably silicon for a silicon island, is implanted into each island (28, 30) at an energy and dosage sufficient to amorphize a buried layer of the island in the vicinity of an underlying insulated substrate (26); silicon-on-sapphire (SOS) is preferably employed. The buried layers are then recrystallized, using the unamorphized portions of the semiconductor islands as crystallization seeds. Islands of generally uniform, high quality semiconductor material are thus obtained which utilize dopant implants more efficiently, and avoid prior parasitic transistors and leakage currents. By implanting the ion species to a greater depth than the nominal island thickness for n-channel devices, and to a lesser depth than the nominal island thickness for p-channel devices, back channel current leakage is reduced while undesirable aluminum auto doping is avoided for the p-channel devices.

公开(公告)号：WO1986003334A1

公开(公告)日：1986-06-05

申请号：PCT/US1985002199

申请日：1985-11-08

Applicant: HUGHES AIRCRAFT COMPANY

Inventor： HUGHES AIRCRAFT COMPANY ,  VASUDEV, Prahalad, K.

IPC: H01L21/265

公开(公告)号：WO1990006595A1

公开(公告)日：1990-06-14

申请号：PCT/US1989005327

申请日：1989-11-27

Applicant: HUGHES AIRCRAFT COMPANY

Inventor： HUGHES AIRCRAFT COMPANY ,  TERRILL, Kyle, W. ,  VASUDEV, Prahalad, K.

IPC: H01L29/784

CPC classification number: H01L29/78654

Abstract: A submicron MOSFET is fabricated on an ultrathin layer (16) with a generally intrinsic channel (14) having a dopant concentration less than about 10 cm . The channel (14) thickness is preferably not greater than about 0.2 micron; the ratio of channel thickness to length is less than about 1:4, and preferably not greater than about 1:2. Punchthrough and other short-channel effects are inhibited by the application of an appropriate backgate voltage, which may also be varied to adjust the voltage threshold.

Abstract translation: 亚微米MOSFET在具有掺杂剂浓度小于约10 16 cm -3的通常本征通道（14）的超薄层（16）上制造。 通道（14）的厚度优选不大于约0.2微米; 通道厚度与长度之比小于约1:4，优选不大于约1:2。 通过施加适当的背栅电压来抑制Punchthrough和其它短通道效应，该背栅电压也可以改变以调节电压阈值。

公开(公告)号：WO1989001174A1

公开(公告)日：1989-02-09

申请号：PCT/US1988002034

申请日：1988-06-16

Applicant: HUGHES AIRCRAFT COMPANY

Inventor： HUGHES AIRCRAFT COMPANY ,  EFRON, Uzi ,  BRAATZ, Paul, O. ,  VASUDEV, Prahalad, K. ,  ROBERTSON, Glenn, D.

IPC: G02F01/135

CPC classification number: G02F1/1354

Abstract: An LCLV is formed with a sapphire substrate (20) base, a highly doped, thin silicon epitaxial layer (2) forming an ohmic back contact on a smooth surface of the sapphire substrate, and a lightly doped, high resistivity silicon epitaxial layer (4) in the range of about 20-60 microns thick on the back contact. The use of a sapphire substrate provides a better surface quality and higher resolution than previously available with the semiconductor substrates. Lattice defects in the thin back contact are reduced by the formation of a buried amorphous layer adjacent the sapphire substrate, and subsequent recrystallization thereof using the unamorphized portions of the back contact as recrystallization seeds. The application of the invention to both MOS and Schottky diode LCLVs is discussed.

公开(公告)号：WO1984002034A1

公开(公告)日：1984-05-24

申请号：PCT/US1983001622

申请日：1983-10-17

Applicant: HUGHES AIRCRAFT COMPANY

Inventor： HUGHES AIRCRAFT COMPANY ,  VASUDEV, Prahalad, K.

IPC: H01L21/20

CPC classification number: H01L21/02694 ,  H01L21/0242 ,  H01L21/02532 ,  H01L21/26506 ,  H01L21/2654 ,  H01L21/3245

Abstract: Method of fabricating a semiconductor on insulator composite substrate comprised of a semiconductor layer adjacent an insulator substrate, the defect density profile of the semiconductor layer being low and relatively uniform, a relatively thin region of the semiconductor layer at the semiconductor/insulator interface having a substantially greater defect density. The method comprises the steps of depositing the semiconductor layer (12a) adjacent the insulator substrate (10), amorphizing a buried portion (14) of the semiconductor layer without damaging the insulator substrate such as to release contaminants into the semiconductor layer, recrystallizing the amorphous portion of the semiconductor or layer, removing a portion of the semiconductor layer so as to expose the recrystallized layer (38), and depositing an additional semiconductor layer (40) of the recrystallized layer to provide an essentially defect free semiconductor layer of any desired thickness. The provision of semiconductor layers formed by either appropriately selecting the depth within the semiconductor layer at which the amorphization occurs and the width of the amorphized region or permitting self-annealing to occur during the amorphization, or both, having a desired high defect density and interposed between the recrystallized layer and the insulator substrate are also disclosed.

Abstract translation: 一种制造绝缘体上半导体复合衬底的方法，包括与绝缘体衬底相邻的半导体层，所述半导体层的缺陷密度分布低且相对均匀，所述半导体/绝缘体界面处的半导体层的相对薄的区域具有基本上 更大的缺陷密度。 该方法包括以下步骤：将半导体层（12a）沉积在绝缘体衬底（10）附近，使半导体层的掩埋部分（14）非晶化，而不会损坏绝缘体衬底，以将污染物释放到半导体层中， 去除半导体层的一部分以暴露再结晶层（38），并沉积再结晶层的附加半导体层（40），以提供任何所需厚度的基本上无缺陷的半导体层 。 提供半导体层，通过适当选择发生非晶化的半导体层内的深度和非晶化区域的宽度或允许在非晶化期间发生的自退火或者两者具有期望的高缺陷密度而形成，并且插入 还公开了再结晶层和绝缘体基板之间。

公开(公告)号：EP0125260A1

公开(公告)日：1984-11-21

申请号：EP83903472.0

申请日：1983-10-17

Applicant: Hughes Aircraft Company

Inventor： VASUDEV, Prahalad, K.

IPC: H01L21

CPC classification number: H01L21/02694 ,  H01L21/0242 ,  H01L21/02532 ,  H01L21/26506 ,  H01L21/2654 ,  H01L21/3245

Abstract: Procédé de fabrication d'un semiconducteur sur un substrat composite isolant consistant en une couche semiconductrice adjacente à un substrat isolant, le profil de densité de défaut de la couche à semiconducteur étant faible et relativement uniforme, une région relativement fine de la couche à semiconducteur au niveau de l'interface semiconducteur/isolant ayant une densité de défaut sensiblement plus grande. Le procédé consiste à déposer la couche à semiconducteur (12a) adjacente au substrat d'isolant (10), à rendre amorphe une partie noyée (14) de la couche à semiconducteur sans endommager le substrat isolant de manière à libérer les substances contaminantes dans la couche à semiconducteur, à recristalliser la partie amorphe du semiconducteur ou couche, à enlever une partie de la couche à semiconducteur de manière à exposer la couche recristallisée (38), et à déposer une couche à semiconducteur supplémentaire (40) de la couche recristallisée pour obtenir une couche à semiconducteur sensiblement sans défaut d'une épaisseur désirée. L'obtention des couches à semiconducteur formées soit en sélectionnant de manière appropriée la profondeur dans la couche à semiconducteur à laquelle a lieu l'amorphisation et la largeur de la région amorphisée soit en permettant un auto-recuit lors de l'amorphisation, soit les deux, ces couches ayant une densité de défaut élevée désirée et interposées entre la couche recristallisée et le substrat isolant est également décrite.

公开(公告)号：EP0305513A1

公开(公告)日：1989-03-08

申请号：EP88904716.0

申请日：1988-01-19

Applicant: HUGHES AIRCRAFT COMPANY

Inventor： MAYER, Donald, C. ,  VASUDEV, Prahalad, K.

IPC: H01L29 ,  H01L21 ,  H01L27

CPC classification number: H01L21/86 ,  H01L21/0242 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/0262 ,  H01L21/02667 ,  H01L21/02694 ,  Y10S148/077 ,  Y10S438/915 ,  Y10S438/918

Abstract: Procédé de fabrication de dispositifs de circuit CMOS sur un substrat (26) isolant, dans lequel un procédé d'épitaxie en phase solide est appliqué à des îlots (28, 30), pour les dispositifs indivuduels dans la même étape que les implants (8, 10) dopants de canaux. Une espèce d'ions (12), de préférence du silicium pour un îlot de silicium, est implantée dans chaque îlot (28, 30) à une énergie et un dosage suffisants pour rendre amorphe une couche noyée de l'îlot à proximité d'un substrat (26) isolé sous-jacent; on emploie de préférence du silicium-sur-saphir (SOS). Les couches noyées sont ensuite recristallisées, en utilisant des parties non amorphes de l'îlot semi-conducteur comme graines de cristallisation. Des îlots de matériau semi-conducteur de haute qualité généralement uniforme sont ainsi obtenus, lesquels utilisent plus efficacement des implants dopants, et évitent les transistors parasites de l'art antérieur et les courants de fuites. En implantant l'espèce d'ions à une profondeur plus grande que l'épaisseur d'îlot nominal pour des dispositifs de canaux n, et à une profondeur inférieure à l'épaisseur d'îlot nominal pour des dispositifs de canaux p, la fuite de courant du canal arrière est réduite alors que l'auto-dopage indésirable de l'aluminium est évité pour les dispositifs de canaux p.

公开(公告)号：EP0401356A1

公开(公告)日：1990-12-12

申请号：EP90901245.0

申请日：1989-11-27

Applicant: HUGHES AIRCRAFT COMPANY

Inventor： TERRILL, Kyle, W. ,  VASUDEV, Prahalad, K.

IPC: H01L27 ,  H01L29

CPC classification number: H01L29/78654

Abstract: Le transistor à effet de champ MOS décrit, de grandeur inférieure au micron, est fabriqué sur une couche ultrafine (16) avec un canal généralement intrinsèque (14) ayant une concentration de dopant inférieure à environ 1016cm-3. L'épaisseur du canal (14) est de préférence inférieure ou égale à environ 0,2 micron. Le rapport entre l'épaisseur et la longueur du canal est inférieur à environ 1/4 et de préférence inférieur ou égal à environ 1/2. Les effets de tension de perçage et les effets produits par la longueur réduite du canal sont évités grâce à l'application d'une tension de gâchette arrière appropriée, qu'on peut également faire varier pour régler le seuil de tension.

公开(公告)号：EP0201585B1

公开(公告)日：1990-01-10

申请号：EP85905978.4

申请日：1985-11-08

Applicant: Hughes Aircraft Company

Inventor： VASUDEV, Prahalad, K.

IPC: H01L21/265 ,  H01L21/324 ,  H01L21/20

CPC classification number: H01L21/324 ,  H01L21/0237 ,  H01L21/02381 ,  H01L21/0242 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/02573 ,  H01L21/02694 ,  H01L21/26506 ,  H01L21/26513 ,  H01L21/2652 ,  Y10S148/024 ,  Y10S148/061

Abstract: A method for producing hyperabrupt P 9E or N 9E regions (12) in a near-surface layer of a substantially defect free crystal (10), using solid phase epitaxy and transient annealing. The process for producing a hyperabrupt retrograde distribution of the dopant species begins with amorphizing the near-surface layer of a base crystal, and then implanting a steep retrograde distribution of the desired species into the amorphized layer, so that the retrograde distribution lies entirely within the amorphized layer, thereby avoiding channeling effects during implantation. The substantially defectfree structure of the base crystal is restored by annealing the implanted base crystal at a temperature sufficiently high to induce solid phase epitaxial regrowth on the underlying nonamorphized crystal, but at a temperature sufficiently low to avoid significant diffusion of the implanted species. The implanted species is subsequently activated by a rapid thermal annealing process, at a temperature sufficiently high to activate the implanted species, but for a very short time so that long-range diffusion does not occur. In a preferred embodiment, the implanted species is boron, BF2+, phosphorus, or arsenic in the top 0.20 micrometers of a substantially defect-free silicon base crystal, which may be in a bulk form or epitaxially deposited on an insulator substrate such as sapphire.

公开(公告)号：EP0324836A1

公开(公告)日：1989-07-26

申请号：EP88906606.0

申请日：1988-06-16

Applicant: HUGHES AIRCRAFT COMPANY

Inventor： EFRON, Uzi ,  BRAATZ, Paul, O. ,  VASUDEV, Prahalad, K. ,  ROBERTSON, Glenn, D.

IPC: G02F1

CPC classification number: G02F1/1354

Abstract: An LCLV is formed with a sapphire substrate (20) base, a highly doped, thin silicon epitaxial layer(2) forming an ohmic back contact on a smooth surface of the sapphire substrate, and a lightly doped, high resistivity silicon epitaxial lay­ er (4) in the range of about 20-60 microns thick on the back contact. The use of a sapphire substrate provides a better sur­ face quality and higher resolution than previously available with the semiconductor substrate. Lattice defects in the thin back contact are reduced by the formation of a buried amorphous layer adjacent the sapphire substrate and subsequent recrystallization thereof using the unamorphized portions of the back contact as recrystallization seeds. The application of the invention to both MOS and Schottky diode LCLVs is discussed.