公开(公告)号：AU2021234176A1

公开(公告)日：2022-08-25

申请号：AU2021234176

申请日：2021-02-25

Applicant: IBM

Inventor： BALAKRISHNAN KARTHIK ,  HEKMATSHOARTABARI BAHMAN ,  REZNICEK ALEXANDER ,  ANDO TAKASHI

IPC: H01L27/24 ,  H01L29/49 ,  H01L29/66 ,  H01L45/00

Abstract: A method may include forming two vertical transport field effect transistors stacked one atop the other and separated by a resistive random access memory structure. The two vertical transport field effect transistors may include a source (104, 112), a channel (106, 110), and a drain, wherein a contact layer (152) of the resistive random access memory strucure functions as the drain of the two vertical transport field effect transistors. Forming the two vertical transport field effect transistors may further include forming a first source (104) and a second source (112). The first source (104) is a bottom source and the second source (112) is a top source. The method may include forming a gate conductor layer (138, 140) surrounding the channel (106, 110). The resistive random access memory structures may include faceted epitaxy (144) defined by pointed tips. The pointed tips of the faceted epitaxy (144) may extend vertically toward each other. The faceted epitaxy (144) may be between the two vertical transport field effect transistors.

公开(公告)号：DE102016204992A1

公开(公告)日：2016-09-29

申请号：DE102016204992

申请日：2016-03-24

Applicant: IBM

Inventor： BALAKRISHNAN KARTHIK ,  CHENG KANGGUO ,  HASHEMI POUYA ,  REZNICEK ALEXANDER

IPC: H01L29/78 ,  H01L21/336

Abstract: Ausführungsformen der Erfindung beinhalten ein Verfahren zum Herstellen einer Nano-Streifen-Transistor-Einheit und die resultierende Struktur. Es wird eine Nano-Streifen-Transistor-Einheit bereitgestellt, die beinhaltet: ein Substrat, einen Nano-Streifen-Kanal, einen Kernbereich in der Mitte des Nano-Streifen-Kanals, ein Gate, das um den Nano-Streifen-Kanal herum ausgebildet ist, einen Abstandshalter, der auf jeder Seitenwand des Gates ausgebildet ist, sowie einen Source- und Drain-Bereich, der epitaxial benachbart zu jedem Abstandshalter gebildet ist. Der Kernbereich in der Mitte des Nano-Streifen-Kanals wird selektiv geätzt. Auf den freiliegenden Teilbereichen des Nano-Streifen-Kanals wird ein dielektrisches Material abgeschieden. Ein Bereich für eine Back-Bias-Steuerung wird auf dem dielektrischen Material innerhalb des Kerns des Nano-Streifen-Kanals und auf dem Substrat benachbart zu der Nano-Streifen-Transistor-Einheit gebildet. In dem Bereich für eine Back-Bias-Steuerung wird ein Metallkontakt gebildet.

公开(公告)号：DE112020006263T5

公开(公告)日：2022-09-29

申请号：DE112020006263

申请日：2020-12-04

Applicant: IBM

Inventor： REZNICEK ALEXANDER ,  HEKMATSHOARTABARI BAHMAN ,  ANDO TAKASHI ,  BALAKRISHNAN KARTHIK

IPC: H01L27/24

Abstract: Eine Resistiver-Arbeitsspeicher(ReRAM)-Struktur mit einem Transistor und zwei Widerständen (1T2R) und ein Verfahren zum Bilden davon schließt Bilden eines vertikalen Feldeffekttransistors (VFET) ein, der einen epitaktischen Bereich enthält, der über einem Kanalbereich und unter einer dielektrischen Abdeckung angeordnet ist. Der epitaktische Bereich weist zwei gegenüberliegende vorstehende Bereiche mit dreieckiger Form auf, die von -Ebenen begrenzt werden, die horizontal über den Kanalbereich hinausragen. Ein ReRAM-Stapel wird konform auf dem VFET abgeschieden. Der ReRAM-Stapel enthält eine Oxidschicht, die direkt über dem epitaktischen Bereich angeordnet ist, eine obere Elektrodenschicht direkt über der Oxidschicht und eine Metallfüllung über der oberen Elektrodenschicht. Jeder der beiden gegenüberliegenden vorstehenden Bereiche des epitaktischen Bereichs dient als eine untere Elektrode für den ReRAM-Stapel.

公开(公告)号：DE102016204992B4

公开(公告)日：2019-09-12

申请号：DE102016204992

申请日：2016-03-24

Applicant: IBM

Inventor： BALAKRISHNAN KARTHIK ,  CHENG KANGGUO ,  HASHEMI POUYA ,  REZNICEK ALEXANDER

IPC: H01L29/78 ,  H01L21/336 ,  H01L27/12 ,  H01L29/201

Abstract: Halbleitereinheit, die aufweist:ein Substrat (100);einen Nano-Streifen-Kanal, der oberhalb des Substrats (100) und um einen Kern herum ausgebildet ist;ein Gate (110), das um den Nano-Streifen-Kanal (130) herum ausgebildet ist;einen oder mehrere Abstandshalter (160), der bzw. die lateral wenigstens auf einer Seitenwand des Gates (110) ausgebildet ist bzw. sind;einen Bereich für eine Back-Bias-Steuerung, der in wenigstens dem Kern des Nano-Streifen-Kanals (130) ausgebildet ist;eine dielektrische Schicht (150), die zwischen dem Nano-Streifen-Kanal (130) und dem Bereich für die Back-Bias-Steuerung ausgebildet ist;einen Source-/Drain-Bereich (120), der epitaxial um den Nano-Streifen-Kanal (130) herum benachbart zu jedem Abstandshalter (160) von dem einen oder den mehreren Abstandshaltern gebildet ist; undeinen Metallkontakt (540), der in dem Bereich für die Back-Bias-Steuerung ausgebildet ist, wobei der Metallkontakt dazu verwendet wird, eine Spannung an den Bereich für die Back-Bias-Steuerung anzulegen.

公开(公告)号：AU2021288546A1

公开(公告)日：2022-11-10

申请号：AU2021288546

申请日：2021-06-02

Applicant: IBM

Inventor： REZNICEK ALEXANDER ,  HEKMATSHOARTABARI BAHMAN ,  BALAKRISHNAN KARTHIK

IPC: H01L21/02 ,  H01L21/82 ,  H01L27/08 ,  H01L27/24

Abstract: One or more gated nanosheet diodes are disposed on a substrate and made from a nanosheet structure. A first (second) source/drain (S/D) is disposed on the substrate. The first (second) S/D has a first (second) S/D doping concentration with a first (second) S/D doping type. One or more p-n junctions form one or more respective diodes. There is a first side and a second side of each of the p- n junctions. The first (second) sides of the p-n junctions electrically and physically connect to the first (second) S/Ds and have the same type of doping, respectively. A gate stack, made of a gate dielectric layer and a gate metal, interfaces and surrounds each of the p-n junctions.