中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

25 records (took 0.045 seconds)

    PADDING FOR CREATING A MESSAGE DIGEST
    4.
    发明专利
    PADDING FOR CREATING A MESSAGE DIGEST 未知

    公开(公告)号：CA3036118A1

    公开(公告)日：2018-04-05

    申请号：CA3036118

    申请日：2017-09-27

    Applicant: IBM

    Inventor： GREINER DAN ,  SLEGEL TIMOTHY ,  ZOELLIN CHRISTIAN

    IPC: G06F21/60 ,  H04L9/06 ,  H04L9/32

    Abstract: An instruction to be used to produce a message digest for a message is executed. In execution, a padding state control of the instruction is checked to determine whether padding has been performed for the message. If the checking indicates padding has been performed, a first action is performed; and if the checking indicates padding has not been performed, a second action, different from the first action, is performed.

    GENERIEREN UND ÜBERPRÜFEN VON ABLAUFVERFOLGUNGEN VON HARDWARE-ANWEISUNGEN EINSCHLIESSLICH DATENINHALTEN DES ARBEITSSPEICHERS
    6.
    发明专利
    GENERIEREN UND ÜBERPRÜFEN VON ABLAUFVERFOLGUNGEN VON HARDWARE-ANWEISUNGEN EINSCHLIESSLICH DATENINHALTEN DES ARBEITSSPEICHERS 未知

    公开(公告)号：DE112018001257T5

    公开(公告)日：2019-12-12

    申请号：DE112018001257

    申请日：2018-05-21

    Applicant: IBM

    Inventor： LEE JANG-SOO ,  JACOBI CHRISTIAN ,  ZOELLIN CHRISTIAN ,  LEE DAVID ,  BARTIK JANE ,  SAPORITO ANTHONY

    IPC: G06F9/38

    Abstract: Ausführungen der vorliegenden Erfindung betreffen ein durch einen Computer umgesetztes Verfahren zum Generieren und Überprüfen von Ablaufverfolgungen von Hardware-Anweisungen, die Dateninhalte des Arbeitsspeichers enthalten. Das Verfahren enthält ein Initiieren einer Erfassung von speicherinternen Ablaufverfolgungs- (IMT) Daten für einen Prozessor, wobei die IMT-Daten eine Anweisungsablaufverfolgung sind und gesammelt werden, während Anweisungen eine Ausführungs-Pipeline des Prozessors durchlaufen. Das Verfahren enthält ferner ein Erfassen von Inhalten von architekturgebundenen Registern des Prozessors durch: ein Speichern der Inhalte der architekturgebundenen Register in einem vorbestimmten Arbeitsspeicher-Speicherplatz, und ein Veranlassen, dass eine Lade-Speicher-Einheit (LSU) Inhalte des vorbestimmten Arbeitsspeicher-Speicherplatzes liest.

    An integrated circuit chip and a method for testing thereof
    8.
    发明专利
    An integrated circuit chip and a method for testing thereof 未知

    公开(公告)号：GB2520991A

    公开(公告)日：2015-06-10

    申请号：GB201321579

    申请日：2013-12-06

    Applicant: IBM

    Inventor： ZOELLIN CHRISTIAN ,  MEADING NICOLAS

    IPC: G01R31/3185

    Abstract: An integrated circuit chip comprises at least two integrated circuits IC1, IC2, at least three scan chains SC1, SC2, SC3 and multiplexor circuitry M1, M2, M3, MC_IN, MC_OUT. Each integrated circuit (IC) comprises an input port and an output port. The scan chains (SC) and the ICs are coupled by default in a series chain having alternating ICs and scan chains. Each scan chain comprises a first SC input port coupled by default with the IC output port of the adjacent IC. Each scan chain comprises a first SC output port coupled by default with the IC input port of the adjacent IC. In a bypass mode, the multiplexor circuitry is arranged to bypass a first portion of the series chain such that the IC output port of the IC adjacent to the first bypassed scan chain is coupled to the first SC input port of the scan chain adjacent to the last bypassed IC; and to bypass a second portion of the series chain such that the IC input port of the IC adjacent to the last bypassed scan chain is coupled with the first SC output of the scan chain adjacent to the first bypassed IC.

Patent Agency Ranking