公开(公告)号：DE112015005597T5

公开(公告)日：2017-09-28

申请号：DE112015005597

申请日：2015-12-16

Applicant: IBM

Inventor： BROWNSCHEIDLE JEFFREY ,  NGUYEN DUNG QUOC ,  DELANEY MAUREEN ANNE ,  CHADHA SUNDEEP ,  LE HUNG QUI ,  THOMPTO BRIAN WILLIAM

IPC: G06F9/38

Abstract: Eine Ausführungsschicht-Schaltung für einen Prozessorkern hat mehrere parallele Befehlsausführungsschichten und stellt eine flexible und effiziente Verwendung von internen Ressourcen bereit. Die Ausführungsschicht-Schaltung enthält eine Master-Ausführungsschicht zum Empfangen von Befehlen eines ersten Befehlsstroms und eine Slave-Ausführungsschicht zum Empfangen von Befehlen eines zweiten Befehlsstroms und von Befehlen des ersten Befehlsstroms, die eine Ausführungsbreite erfordern, die größer ist als eine Breite der Schicht. Die Ausführungsschicht-Schaltung enthält außerdem eine Steuerlogik, die erkennt, wenn ein erster Befehl des ersten Befehlsstroms die größere Breite hat, und steuert die Slave-Ausführungsschicht zum Reservieren eines ersten Ausgabezyklus zum parallelen Ausgeben des ersten Befehls über die Master-Ausführungsschicht und die Slave-Ausführungsschicht.