公开(公告)号：DE112018005785T5

公开(公告)日：2020-08-13

申请号：DE112018005785

申请日：2018-11-22

Applicant: IBM

Inventor： FETTEROLF PETER SHAWN ,  GUILLORN MICHAEL ,  CORLISS DANIEL ,  DUNN NEYLON DERREN

IPC: G03F7/20

Abstract: Eine Ausführungsform der Erfindung kann ein Verfahren zum Sicherstellen enthalten, dass ein Halbleiter-Layout fehlerfrei ist. Das Verfahren kann Analysieren eines Fotomasken-Layouts für einen Halbleiterschaltkreis umfassen. Die Fotomaske kann ein elektrisches Schaltungs-Layout, das zum Betreiben des Halbleiterschaltkreises erforderlich ist, und freie Flächen enthalten, auf denen sich kein elektrisches Schaltungs-Layout befindet. Das Verfahren kann Einfügen eines optischen Layouts in die freien Flächen des Fotomasken-Layouts für den Halbleiterschaltkreis umfassen. Das optische Layout kann bekannte optische Muster zum Prüfen des Layouts eines Halbleiterschaltkreises haben. Gemäß einer Ausführungsform der Erfindung kann das optische Layout physisch von dem elektrischen Schaltungs-Layout getrennt sein. Gemäß einer anderen Ausführungsform der Erfindung kann das optische Layout eine oder mehrere Fotomaskenschichten aufweisen und das elektrische Schaltungs-Layout überdecken. Gemäß einer anderen Ausführungsform der kann das optische Layout Abdeckformen aufweisen.