公开(公告)号：GB2519886A

公开(公告)日：2015-05-06

申请号：GB201502220

申请日：2013-08-06

Applicant: IBM

Inventor： FREY BRADLY ,  GUTHRIE GUY L ,  MAY CATHY ,  WILLIAMS DEREK E

IPC: G06F9/46 ,  G06F9/30 ,  G06F13/16

Abstract: In a processor, an instruction sequence including, in order, a load-and-reserve instruction specifying a read access to a target memory block, an instruction delimiting transactional memory access instructions belonging to a memory transaction, and a store-conditional instruction specifying a conditional write access to the target memory block is detected. In response to detecting the instruction sequence, the processor causes the conditional write access to the target memory block to fail.

公开(公告)号：DE112020005517T5

公开(公告)日：2022-09-01

申请号：DE112020005517

申请日：2020-12-10

Applicant: IBM

Inventor： LEENSTRA JENTJE ,  MACKERRAS PAUL ,  HERRENSCHMIDT BENJAMIN ,  FREY BRADLY ,  LUDDEN JOHN ,  HUNT GUERNEY ,  CAMPBELL DAVID

IPC: G06F21/60 ,  G06F9/30 ,  G06F9/455 ,  G06F12/10 ,  G06F21/74

Abstract: Die vorliegende Offenbarung betrifft ein prozessgestütztes Virtualisierungssystem, das eine Datenverarbeitungseinheit aufweist. Das System weist ein durch einen Computer lesbares Speichermedium auf, wobei eine erste Speicherkomponente des durch einen Computer lesbaren Speichermediums für einen Zugriff durch ein BS, sichere und nichtsichere Anwendungen und die Firmware konfiguriert ist und wobei eine zweite Speicherkomponente des durch einen Computer lesbaren Speichermediums für einen Zugriff durch die Firmware und nicht durch das BS und die nichtsichere Anwendung konfiguriert ist. Die Datenverarbeitungseinheit ist so konfiguriert, dass sie in einem ersten Betriebsmodus arbeitet, der einen nichtsicheren Anwendungsprozess mithilfe des BS ausführt, und in einem zweiten Betriebsmodus arbeitet, der die sichere Anwendung mithilfe der Firmware ausführt und dadurch den Anwendungscode mithilfe der zweiten Speicherkomponente ausführt.

公开(公告)号：GB2519886B

公开(公告)日：2015-09-30

申请号：GB201502220

申请日：2013-08-06

Applicant: IBM

Inventor： FREY BRADLY ,  GUTHRIE GUY L ,  MAY CATHY ,  WILLIAMS DEREK E

IPC: G06F9/46 ,  G06F9/30 ,  G06F13/16

公开(公告)号：AU2020358044A1

公开(公告)日：2022-03-24

申请号：AU2020358044

申请日：2020-09-25

Applicant: IBM

Inventor： WILLIAMS DEREK ,  HERRENSCHMIDT BENJAMIN ,  MAY CATHY ,  FREY BRADLY

IPC: G06F12/10

Abstract: A processor core processes a translation load instruction including a protection field specifying a desired access protection to be specified in a translation entry for a memory page. Processing the translation load instruction includes calculating an effective address within the memory page and ensuring that a translation entry containing the desired access protection is stored within at least one translation structure of the data processing system.