Interaction of transactional storage accesses with other atomic semantics

    公开(公告)号:GB2519886A

    公开(公告)日:2015-05-06

    申请号:GB201502220

    申请日:2013-08-06

    Applicant: IBM

    Abstract: In a processor, an instruction sequence including, in order, a load-and-reserve instruction specifying a read access to a target memory block, an instruction delimiting transactional memory access instructions belonging to a memory transaction, and a store-conditional instruction specifying a conditional write access to the target memory block is detected. In response to detecting the instruction sequence, the processor causes the conditional write access to the target memory block to fail.

    Translation load instruction
    2.
    发明专利

    公开(公告)号:AU2020358044A1

    公开(公告)日:2022-03-24

    申请号:AU2020358044

    申请日:2020-09-25

    Applicant: IBM

    Abstract: A processor core processes a translation load instruction including a protection field specifying a desired access protection to be specified in a translation entry for a memory page. Processing the translation load instruction includes calculating an effective address within the memory page and ensuring that a translation entry containing the desired access protection is stored within at least one translation structure of the data processing system.

    ÜBERSETZUNGSLADEANWEISUNG
    3.
    发明专利

    公开(公告)号:DE112020004709T5

    公开(公告)日:2022-06-09

    申请号:DE112020004709

    申请日:2020-09-25

    Applicant: IBM

    Abstract: Ein Prozessorkern verarbeitet eine Übersetzungsladeanweisung, die ein Schutzfeld aufweist, das einen gewünschten Zugriffsschutz angibt, der in einem Übersetzungseintrag für eine Speicherseite anzugeben ist. Die Verarbeitung der Übersetzungsladeanweisung weist eine Berechnung einer effektiven Adresse in der Speicherseite und das Sicherstellen auf, dass ein Übersetzungseintrag, der den gewünschten Zugriffsschutz enthält, in wenigstens einer Übersetzungsstruktur des Datenverarbeitungssystems gespeichert ist.

Patent Agency Ranking