公开(公告)号：DE112018002948T5

公开(公告)日：2020-04-02

申请号：DE112018002948

申请日：2018-07-16

Applicant: GLOBALFOUNDRIES INC ,  IBM ,  SAMSUNG ELECTRONICS CO LTD

Inventor： FAN SU CHEN ,  PRANATHARTHIHARAN BALASUBRAMANIAN ,  GREENE ANDREW ,  XIE RUILONG ,  RAYMOND MARK VICTOR ,  LIAN SEAN

IPC: H01L21/8238

Abstract: Es werden Techniken zum Bilden von selbstausgerichteten Kontakten durch Bilden von Gate-Seitenwand-Abstandshaltern und Gates vor einem Bilden der Kontakte bereitgestellt, wobei bei einem Aspekt ein Verfahren zum Bilden von selbstausgerichteten Kontakten die Schritte beinhaltet: Bilden von mehreren Gate-Seitenwand-Abstandshaltern auf einem Substrat; Einbetten der Gate-Seitenwand-Abstandshalter in einem Dielektrikum; Bilden von Gate-Gräben durch selektives Entfernen des Dielektrikums aus Bereichen zwischen den Gate-Seitenwand-Abstandshaltern, in denen Gates gebildet werden; Bilden der Gates in den Gate-Gräben; Bilden von Kontaktgräben durch selektives Entfernen des Dielektrikums aus Bereichen zwischen den Gate-Seitenwand-Abstandshaltern, in denen die selbstausgerichteten Kontakte gebildet werden; sowie Bilden der selbstausgerichteten Kontakte in den Kontaktgräben. Außerdem wird eine Struktur einer Einheit bereitgestellt, die selbstausgerichtete Kontakte aufweist.

公开(公告)号：DE112018003323T5

公开(公告)日：2020-03-12

申请号：DE112018003323

申请日：2018-06-25

Applicant: IBM

Inventor： KARVE GAURI ,  MONTANINI PIETRO ,  MILLER ERIC ,  KANAKASABAPATHY SIVANANDA ,  GREENE ANDREW ,  HE HONG

IPC: H01L21/336 ,  H01L21/8238 ,  H01L29/78

Abstract: Es werden FinFET-Einheiten, die mehrschichtige Gate-Abstandshalter aufweisen, ebenso wie Verfahren zur Herstellung von FinFET-Einheiten bereitgestellt, bei denen mehrschichtige Gate-Abstandshalter verwendet werden, um die Erosion von vertikalen Halbleiter-Fins zu verhindern oder ansonsten zu minimieren, wenn die Gate-Abstandshalter gebildet werden. Ein Verfahren zur Herstellung einer Halbleitereinheit weist zum Beispiel ein Bilden einer Dummy-Gate-Struktur über einem Bereich eines vertikalen Halbleiter-Fin einer FinFET-Einheit und ein Bilden eines mehrschichtigen Gate-Abstandshalters auf der Dummy-Gate-Struktur auf. Der mehrschichtige Gate-Abstandshalter weist eine erste dielektrische Schicht und eine zweite dielektrische Schicht auf, wobei die erste dielektrische Schicht eine Ätzselektivität in Bezug auf den vertikalen Halbleiter-Fin und die zweite dielektrische Schicht aufweist. Bei einer Ausführungsform weist die erste dielektrische Schicht Siliciumoxycarbonitrid (SiOCN) auf, und die zweite dielektrische Schicht weist Siliciumborkohlenstoffnitrid (SiBCN) auf.

公开(公告)号：DE112018002948B4

公开(公告)日：2023-01-12

申请号：DE112018002948

申请日：2018-07-16

Applicant: GLOBALFOUNDRIES INC ,  IBM ,  SAMSUNG ELECTRONICS CO LTD

Inventor： FAN SU CHEN ,  PRANATHARTHIHARAN BALASUBRAMANIAN ,  GREENE ANDREW ,  XIE RUILONG ,  RAYMOND MARK VICTOR ,  LIAN SEAN

IPC: H01L21/8234

Abstract: Verfahren zum Bilden von selbstausgerichteten Kontakten, wobei das Verfahren die folgenden Schritte in der aufgeführten Reihenfolge aufweist:Bilden einer Schicht (104) aus einem Abstandshaltermaterial auf einem Substrat (102);Strukturieren der Schicht aus einem Abstandshaltermaterial unter Verwendung eines Seitenwand-Bild-Transfer (SIT), um mehrere Gate-Seitenwand-Abstandshalter (104a) auf dem Substrat (102) zu bilden;Einbetten der Gate-Seitenwand-Abstandshalter in einem Dielektrikum (602);Bilden von Gate-Gräben durch selektives Entfernen des Dielektrikums aus Bereichen zwischen den Gate-Seitenwand-Abstandshaltern, in denen Gates gebildet werden;Bilden der Gates (1002) in den Gate-Gräben;Bilden von Kontaktgräben durch selektives Entfernen des Dielektrikums aus Bereichen zwischen den Gate-Seitenwand-Abstandshaltern, in denen die selbstausgerichteten Kontakte gebildet werden; undBilden der selbstausgerichteten Kontakte (1502) in den Kontaktgräben.