公开(公告)号：DE112016001414T5

公开(公告)日：2017-12-14

申请号：DE112016001414

申请日：2016-05-06

Applicant: IBM

Inventor： KANAKASABAPATHY SIVANANDA K ,  LIE FEE LI ,  SEO SOON-CHEON ,  SIEG STUART ,  HE HONG ,  KARVE GAURI ,  LIU DERRICK ,  DORIS BRUCE

IPC: H01L21/336

Abstract: Es wird eine Halbleiterstruktur bereitgestellt, die einen Halbleiterfinnenabschnitt mit einer Endwand umfasst, die sich von einem Substrat aufwärts erstreckt. Eine Gatestruktur überspannt einen Abschnitt des Halbleiterfinnenabschnitts. Ein erster Satz von Gateabstandshaltern ist auf gegenüberliegenden Seitenwandoberflächen der Gatestruktur positioniert und ein zweiter Satz von Gateabstandshaltern ist auf Seitenwänden des ersten Satzes von Gateabstandshaltern positioniert. Ein Gateabstandshalter des zweiten Satzes von Gateabstandshaltern hat einen unteren Abschnitt, der direkt mit der Endwand des Halbleiterfinnenabschnitts in Berührung steht.

公开(公告)号：DE112018003323T5

公开(公告)日：2020-03-12

申请号：DE112018003323

申请日：2018-06-25

Applicant: IBM

Inventor： KARVE GAURI ,  MONTANINI PIETRO ,  MILLER ERIC ,  KANAKASABAPATHY SIVANANDA ,  GREENE ANDREW ,  HE HONG

IPC: H01L21/336 ,  H01L21/8238 ,  H01L29/78

Abstract: Es werden FinFET-Einheiten, die mehrschichtige Gate-Abstandshalter aufweisen, ebenso wie Verfahren zur Herstellung von FinFET-Einheiten bereitgestellt, bei denen mehrschichtige Gate-Abstandshalter verwendet werden, um die Erosion von vertikalen Halbleiter-Fins zu verhindern oder ansonsten zu minimieren, wenn die Gate-Abstandshalter gebildet werden. Ein Verfahren zur Herstellung einer Halbleitereinheit weist zum Beispiel ein Bilden einer Dummy-Gate-Struktur über einem Bereich eines vertikalen Halbleiter-Fin einer FinFET-Einheit und ein Bilden eines mehrschichtigen Gate-Abstandshalters auf der Dummy-Gate-Struktur auf. Der mehrschichtige Gate-Abstandshalter weist eine erste dielektrische Schicht und eine zweite dielektrische Schicht auf, wobei die erste dielektrische Schicht eine Ätzselektivität in Bezug auf den vertikalen Halbleiter-Fin und die zweite dielektrische Schicht aufweist. Bei einer Ausführungsform weist die erste dielektrische Schicht Siliciumoxycarbonitrid (SiOCN) auf, und die zweite dielektrische Schicht weist Siliciumborkohlenstoffnitrid (SiBCN) auf.

公开(公告)号：DE112018001590T5

公开(公告)日：2019-12-05

申请号：DE112018001590

申请日：2018-05-10

Applicant: IBM

Inventor： BERGENDAHL MARC ,  MILLER ERIC ,  LIE FEE LI ,  TEEHAN SEAN ,  CHENG KANGGUO ,  SPORRE JOHN RYAN ,  KARVE GAURI

IPC: H01L27/04

Abstract: Ausführungsformen sind auf Verfahren und resultierende Strukturen für einen vertikalen Feldeffekttransistor (VFET) mit einem extrem langen Kanal ausgerichtet. Ein Paar von Halbleiter-Fins ist auf einem Substrat ausgebildet. Eine Halbleitersäule ist zwischen den Halbleiter-Fins auf dem Substrat ausgebildet. Ein Bereich, der sich unter sämtlichen der Halbleiter-Fins und unter einem Teil der Halbleitersäule erstreckt, ist dotiert. Ein leitfähiges Gate ist über einem Kanalbereich der Halbleiter-Fins und der Halbleitersäule ausgebildet. Eine Oberfläche der Halbleitersäule dient als ein erweiterter Kanalbereich, wenn das Gate aktiv ist.

公开(公告)号：DE112018001590B4

公开(公告)日：2022-04-21

申请号：DE112018001590

申请日：2018-05-10

Applicant: IBM

Inventor： BERGENDAHL MARC ,  MILLER ERIC ,  LIE FEE LI ,  TEEHAN SEAN ,  CHENG KANGGUO ,  SPORRE JOHN RYAN ,  KARVE GAURI

IPC: H01L21/336 ,  H01L27/04 ,  H01L29/78

Abstract: Verfahren (1700) zur Herstellung einer Halbleitereinheit (100), wobei das Verfahren umfasst:Bilden (1702) eines Paars von Halbleiter-Fins (200, 202) auf einem Substrat (104);Bilden (1704) einer Halbleitersäule (204) zwischen den Halbleiter-Fins auf dem Substrat;Bilden (1706) eines unteren dotierten Bereichs (500), der sich unter sämtlichen der Halbleiter-Fins und unter einem Teil der Halbleitersäule erstreckt;Zurücksetzen der Halbleitersäule unter eine Oberfläche der Halbleiter-Fins; undBilden (1708) eines leitfähigen Gates (1100) über einem Kanalbereich der Halbleiter-Fins und der Halbleitersäule.