公开(公告)号：EP2588650A4

公开(公告)日：2014-03-19

申请号：EP11801264

申请日：2011-06-23

Applicant: MATHESON TRI GAS INC ,  IBM

Inventor： FRANCIS TERRY ARTHUR ,  HASAKA SATOSHI ,  BRABANT PAUL DAVID ,  TORRES ROBERT JR ,  HE HONG ,  REZNICEK ALEXANDER ,  ADAM THOMAS N ,  SADANA DEVENDRA K

IPC: C30B25/02 ,  C23C16/30 ,  C23C16/32 ,  C30B29/06 ,  H01L21/02

CPC classification number: H01L21/02532 ,  C23C16/30 ,  C23C16/325 ,  C30B25/02 ,  C30B29/06 ,  H01L21/0237 ,  H01L21/02529 ,  H01L21/02573 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/0262 ,  H01L21/02636

公开(公告)号：DE102013200549B4

公开(公告)日：2015-07-30

申请号：DE102013200549

申请日：2013-01-16

Applicant: IBM

Inventor： ADAM THOMAS N ,  CHENG KANGGUO ,  HE HONG ,  KHAKIFIROOZ ALI ,  LI JINGHONG ,  REZNICEK ALEXANDER

IPC: H01L21/205 ,  H01L21/335 ,  H01L21/822 ,  H01L29/772

Abstract: Verfahren zum Induzieren von Spannung in einem Siliciumsubstrat, aufweisend: Aufbringen einer ersten Schicht von Silicium-Kohlenstoff auf dem Siliciumsubstrat; Abscheiden einer Siliciumschicht auf der ersten Schicht von Silicium-Kohlenstoff; und Aufbringen einer zweiten Schicht von Silicium-Kohlenstoff auf der Siliciumschicht, um so eine Spannungsdünnschichtstruktur zu bilden.

公开(公告)号：GB2521719B

公开(公告)日：2015-12-02

申请号：GB201418162

申请日：2014-10-14

Applicant: IBM

Inventor： YIN YUNPENG ,  TSENG CHIAHSUN ,  HE HONG ,  YEH CHUN-CHEN

IPC: H01L21/8234 ,  H01L27/108

公开(公告)号：DE112018003323T5

公开(公告)日：2020-03-12

申请号：DE112018003323

申请日：2018-06-25

Applicant: IBM

Inventor： KARVE GAURI ,  MONTANINI PIETRO ,  MILLER ERIC ,  KANAKASABAPATHY SIVANANDA ,  GREENE ANDREW ,  HE HONG

IPC: H01L21/336 ,  H01L21/8238 ,  H01L29/78

Abstract: Es werden FinFET-Einheiten, die mehrschichtige Gate-Abstandshalter aufweisen, ebenso wie Verfahren zur Herstellung von FinFET-Einheiten bereitgestellt, bei denen mehrschichtige Gate-Abstandshalter verwendet werden, um die Erosion von vertikalen Halbleiter-Fins zu verhindern oder ansonsten zu minimieren, wenn die Gate-Abstandshalter gebildet werden. Ein Verfahren zur Herstellung einer Halbleitereinheit weist zum Beispiel ein Bilden einer Dummy-Gate-Struktur über einem Bereich eines vertikalen Halbleiter-Fin einer FinFET-Einheit und ein Bilden eines mehrschichtigen Gate-Abstandshalters auf der Dummy-Gate-Struktur auf. Der mehrschichtige Gate-Abstandshalter weist eine erste dielektrische Schicht und eine zweite dielektrische Schicht auf, wobei die erste dielektrische Schicht eine Ätzselektivität in Bezug auf den vertikalen Halbleiter-Fin und die zweite dielektrische Schicht aufweist. Bei einer Ausführungsform weist die erste dielektrische Schicht Siliciumoxycarbonitrid (SiOCN) auf, und die zweite dielektrische Schicht weist Siliciumborkohlenstoffnitrid (SiBCN) auf.

公开(公告)号：DE102013200549A1

公开(公告)日：2013-08-01

申请号：DE102013200549

申请日：2013-01-16

Applicant: IBM

Inventor： ADAM THOMAS N ,  CHENG KANGGUO ,  HE HONG ,  KHAKIFIROOZ ALI ,  LI JINGHONG ,  REZNICEK ALEXANDER

IPC: H01L21/335 ,  H01L21/205 ,  H01L21/822 ,  H01L21/8238 ,  H01L29/76

Abstract: Es wird eine verbesserte Silicium-Kohlenstoff-Dünnschichtstruktur offenbart. Die Dünnschichtstruktur enthält mehrere Schichten von Silicium-Kohlenstoff und Silicium. Die mehreren Schichten bilden Spannungsdünnschichtstrukturen, die einen erhöhten Austausch-Kohlenstoff-Gehalt aufweisen und zum Induzieren von Spannungen dienen, die die Trägermobilität für bestimmte Typen von Feldeffekttransistoren verbessern.

公开(公告)号：DE112016001414T5

公开(公告)日：2017-12-14

申请号：DE112016001414

申请日：2016-05-06

Applicant: IBM

Inventor： KANAKASABAPATHY SIVANANDA K ,  LIE FEE LI ,  SEO SOON-CHEON ,  SIEG STUART ,  HE HONG ,  KARVE GAURI ,  LIU DERRICK ,  DORIS BRUCE

IPC: H01L21/336

Abstract: Es wird eine Halbleiterstruktur bereitgestellt, die einen Halbleiterfinnenabschnitt mit einer Endwand umfasst, die sich von einem Substrat aufwärts erstreckt. Eine Gatestruktur überspannt einen Abschnitt des Halbleiterfinnenabschnitts. Ein erster Satz von Gateabstandshaltern ist auf gegenüberliegenden Seitenwandoberflächen der Gatestruktur positioniert und ein zweiter Satz von Gateabstandshaltern ist auf Seitenwänden des ersten Satzes von Gateabstandshaltern positioniert. Ein Gateabstandshalter des zweiten Satzes von Gateabstandshaltern hat einen unteren Abschnitt, der direkt mit der Endwand des Halbleiterfinnenabschnitts in Berührung steht.

公开(公告)号：DE112016000182T5

公开(公告)日：2017-08-24

申请号：DE112016000182

申请日：2016-01-04

Applicant: IBM

Inventor： HE HONG ,  YANG CHIH-CHAO ,  LI JUNTAO ,  WANG JUNLI

IPC: H01L21/28

Abstract: Ein Verfahren zum Herstellen eines Ersatz-Metall-Gates in einem Transistor-Bauelement, ein Grat-Feldeffekttransistor (FinFET) und ein Verfahren zum Herstellen eines FinFET-Bauelements mit dem Ersatz-Metall-Gate werden beschrieben. Zu dem Verfahren zum Herstellen eines Ersatz-Metall-Gates zählen, ein Ausbilden einer Platzhalter-Gate-Struktur (140) über einem Substrat (110), wobei die Platzhalter-Gate-Struktur (140) von einer isolierenden Schicht (120) umgeben ist, sowie ein Entfernen der Platzhalter-Gate-Struktur (140), um einen Graben (121) innerhalb der isolierenden Schicht (120) freizulegen. Zu dem Verfahren zählen außerdem ein einpassendes Aufbringen einer dielektrischen Materialschicht (160) und einer Austrittsarbeitsmetallschicht (170) über der isolierenden Schicht (120) und in dem Graben (121) sowie ein Entfernen der dielektrischen Materialschicht (160) und einer Austrittsarbeitsmetallschicht (170) von einer Kopffläche der isolierenden Schicht (120), ein Vertiefen der Austrittsarbeitsmetallschicht (170) unter eine Oberseite des Grabens (121), sowie ein selektives Ausbilden eines Gate-Metalls (190) nur auf freigelegten Oberflächen der Austrittsarbeitsmetallschicht (170).

公开(公告)号：GB2521719A

公开(公告)日：2015-07-01

申请号：GB201418162

申请日：2014-10-14

Applicant: IBM

Inventor： YIN YUNPENG ,  TSENG CHIAHSUN ,  HE HONG ,  YEH CHUN-CHEN

IPC: H01L21/8234 ,  H01L27/108

Abstract: There is disclosed a structure with a plurality of sidewalls formed in or on a plurality of mandrels over a semiconductor substrate 102 such that each of the mandrels includes a first sidewall composed of a first material 504 and a second sidewall composed of a second material 502 that is different from the first material. The two sidewalls can be deposited using an angled ion implantation. The first sidewall of a first mandrel of the plurality of mandrels is selectively removed. In addition, a pattern composed of remaining sidewalls of the plurality of sidewalls is transferred onto an underlying layer to form a hard mask in the underlying layer using a sidewall image transfer method. Further, the fins are formed by employing the hard mask and etching semiconducting material in the substrate.