公开(公告)号：DE112012005023T5

公开(公告)日：2014-08-21

申请号：DE112012005023

申请日：2012-11-23

Applicant: IBM

Inventor： FULLER NICHOLAS C M ,  RANADE RAJIV M ,  TOTIR GEORGE G ,  JOSHI PRATIK P ,  KHOJASTEH MAHMOUD

IPC: H01L21/00

Abstract: Eine organische Planarisierungsschicht (OPL) wird auf einem Halbleitersubstrat gebildet, welches eine Vielzahl von Gate-Leitungen darauf umfasst. Jede Gate-Leitung umfasst zumindest ein High-k-Gate-Dielektrikum und eine Metall-Gate-Zone. Anschließend wird auf der OPL ein strukturierter Photoresist angeordnet, welcher mindestens eine darin ausgebildete Struktur aufweist. Die mindestens eine Struktur in dem Photoresist verläuft senkrecht zu jeder der Gate-Leitungen. Die Struktur wird dann durch Ätzen in die OPL und Abschnitte jeder der darunter liegenden Gate-Leitungen übertragen, um eine Vielzahl von Gate-Stapeln bereitzustellen, welche jeweils zumindest einen High-k-Dielektrikums-Abschnitt und einen Metall-Gate-Abschnitt umfassen. Der strukturierte Photoresist und die verbleibende OPL-Schicht werden dann unter Anwendung einer Folge von Schritten entfernt, welche ein erstes In-Kontakt-Bringen mit einer ersten Säure, ein zweites In-Kontakt-Bringen mit einer wässrigen, Cer enthaltenden Lösung und ein drittes In-Kontakt-Bringen mit einer zweiten Säure umfassen.