公开(公告)号：JP2006148092A

公开(公告)日：2006-06-08

申请号：JP2005319158

申请日：2005-11-02

Applicant: Internatl Business Mach Corp ,  インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

Inventor： HOLMES STEVEN J ,  FURUKAWA TOSHIHARU ,  MARK C HEIKY ,  CORLISS DANIEL A ,  DAVID V HOLLACK ,  KOBURGER CHARLES W

IPC: H01L21/027 ,  G03F7/20 ,  H01L21/683

CPC classification number: G03F7/707 ,  G03F7/70341 ,  G03F7/70808

Abstract: PROBLEM TO BE SOLVED: To provide a method and equipment in which the possibility of bringing immersion fluid from a clearance or other portion of a chuck onto the surface of a photoresist layer on a wafer is not high. SOLUTION: Equipment for holding a wafer and a method for immersion lithography. The equipment comprises a wafer chuck having a central circular vacuum platen, an outside region, and a circular groove centering on the vacuum platen. Upper surface of the vacuum platen is recessed below the upper surface of the outside region, and the layer surface of the groove is recessed below the upper part of the vacuum platen, one or more suction ports are provided in the lower surface of the groove, and a hollow toroidal bladder capable of expansion or contraction is arranged in the groove. COPYRIGHT: (C)2006,JPO&NCIPI

Abstract translation: 要解决的问题：提供一种方法和设备，其中将来自夹盘的间隙或其他部分的浸没流体的可能性提供到晶片上的光致抗蚀剂层的表面上的可能性不高。

解决方案：用于保持晶片的设备和浸没式光刻方法。 该设备包括具有中心圆形真空压板，外部区域和以真空压板为中心的圆形槽的晶片卡盘。 真空压板的上表面在外部区域的上表面下方凹陷，并且凹槽的表面凹陷在真空压板的上部下方，在凹槽的下表面中设置一个或多个吸入口， 并且在槽中布置能够膨胀或收缩的空心环形囊。 版权所有（C）2006，JPO＆NCIPI

公开(公告)号：WO2007106855A2

公开(公告)日：2007-09-20

申请号：PCT/US2007063977

申请日：2007-03-14

Applicant: IBM ,  FURUKAWA TOSHIHARU ,  HAKEY MARK C ,  HOLMES STEVEN J ,  HORAK DAVID V ,  KOBURGER CHARLES W

Inventor： FURUKAWA TOSHIHARU ,  HAKEY MARK C ,  HOLMES STEVEN J ,  HORAK DAVID V ,  KOBURGER CHARLES W

IPC: F15C1/06

CPC classification number: F15C1/06 ,  F04B43/043 ,  F15C5/00 ,  F16K99/0001 ,  F16K99/0015 ,  F16K99/0051 ,  F16K2099/0074 ,  F16K2099/0094 ,  Y10T29/49236 ,  Y10T29/49412 ,  Y10T137/2224

Abstract: Micro-valves (257) and micro-pumps (400) and methods of fabricating micro- valves (257) and micro-pumps (400). The micro-valves (257) and micro-pumps (400) include electrically conductive diaphragms (155) fabricated from electrically conductive nano-fibers. Fluid flow through the micro-valves (257) and pumping action of the micro-pumps (400) is accomplished by applying electrostatic forces to the electrically conductive diaphragms (155).

Abstract translation: 微型阀（257）和微型泵（400）以及微型阀（257）和微型泵（400）的制造方法。 微阀（257）和微泵（400）包括由导电纳米纤维制成的导电隔膜（155）。 通过对导电隔膜（155）施加静电力来实现通过微型阀（257）的流体流动和微型泵（400）的泵送作用。

公开(公告)号：GB2507011B

公开(公告)日：2015-06-10

申请号：GB201401202

申请日：2012-03-12

Applicant: IBM

Inventor： PONOTH SHOM ,  HORAK DAVID V ,  KOBURGER CHARLES W ,  YANG CHIH-CHAO

IPC: H01L21/8234

Abstract: Embodiments of the present invention provide a structure. The structure includes a plurality of field-effect-transistors having gate stacks formed on top of a semiconductor substrate, the gate stacks having spacers formed at sidewalls thereof; and one or more conductive contacts formed directly on top of the semiconductor substrate and interconnecting at least one source/drain of one of the plurality of field-effect-transistors to at least one source/drain of another one of the plurality of field-effect-transistors, wherein the one or more conductive contacts is part of a low-profile local interconnect that has a height lower than a height of the gate stacks.

公开(公告)号：GB2507011A

公开(公告)日：2014-04-16

申请号：GB201401202

申请日：2012-03-12

Applicant: IBM

Inventor： PONOTH SHOM ,  HORAK DAVID V ,  KOBURGER CHARLES W ,  YANG CHIH-CHAO

IPC: H01L21/768

Abstract: Embodiments of the present invention provide a structure. The structure includes a plurality of field-effect-transistors having gate stacks formed on top of a semiconductor substrate, the gate stacks having spacers formed at sidewalls thereof; and one or more conductive contacts formed directly on top of the semiconductor substrate and interconnecting at least one source/drain of one of the plurality of field-effect-transistors to at least one source/drain of another one of the plurality of field-effect- transistors, wherein the one or more conductive contacts is part of a low-profile local interconnect that has a height lower than a height of the gate stacks.

公开(公告)号：DE112012002648B4

公开(公告)日：2021-09-30

申请号：DE112012002648

申请日：2012-03-12

Applicant: IBM

Inventor： PONOTH SHOM ,  HORAK DAVID V ,  KOBURGER CHARLES W ,  YANG CHIH-CHAO

IPC: H01L29/78 ,  H01L23/52 ,  H01L25/07 ,  H01L27/088

Abstract: Struktur, die aufweist:eine Mehrzahl von Feldeffekttransistoren (100a, 100b, 100c) mit Gate-Stapeln (106), die auf der Oberseite eines Halbleitersubstrats (101) ausgebildet sind, wobei die Gate-Stapel Abstandshalter (201), die an Seitenwänden derselben ausgebildet sind, und eine Deckschicht (105) auf der Oberseite derselben aufweisen;einen oder mehrere leitfähige Kontakte (601, 602), die direkt auf der Oberseite des Halbleitersubstrats ausgebildet sind und wenigstens eine Source/einen Drain (202) von einem der Mehrzahl von Feldeffekttransistoren mit wenigstens einer Source/einem Drain (202) eines weiteren der Mehrzahl von Feldeffekttransistoren verbindet,wobei der eine oder die mehreren leitfähigen Kontakte ein Teil einer lokalen Zwischenverbindung mit einem niedrigen Profil (LPLI) sind, wobei die LPLI eine Höhe aufweist, die geringer als eine Höhe der Gate-Stapel ist;eine oder mehrere Durchkontaktierungen (501a, 501b, FIG. 6), die auf der Oberseite des einen oder der mehreren leitfähigen Kontakte und direkt benachbart zu den Abstandshaltern der Gate-Stapel ausgebildet sind, wobei die eine oder die mehreren Durchkontaktierungen aus einem gleichen Material wie jene des einen oder der mehreren leitfähigen Kontakte hergestellt sind und eine gleiche Höhe wie die Höhe der Gate-Stapel aufweisen; undeine Leitung (801, 802) eines leitfähigen Pfades, die direkt über, jedoch nicht in Kontakt mit dem einen oder den mehreren leitfähigen Kontakten der LPLI ausgebildet ist, wobei die Leitung des leitfähigen Pfades auf einer Oberseite von und in Kontakt mit der Deckschicht von wenigstens einem der Gate-Stapel ausgebildet ist.

公开(公告)号：DE112012002648T5

公开(公告)日：2014-03-20

申请号：DE112012002648

申请日：2012-03-12

Applicant: IBM

Inventor： HORAK DAVID V ,  KOBURGER CHARLES W ,  PONOTH SHOM ,  YANG CHIH-CHAO

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336

Abstract: Ausführungsformen der vorliegenden Erfindung stellen eine Struktur bereit. Die Struktur beinhaltet eine Mehrzahl von Feldeffekttransistoren mit Gate-Stapeln, die auf der Oberseite eines Halbleitersubstrats ausgebildet sind, wobei die Gate-Stapel Abstandshalter aufweisen, die an Seitenwänden derselben ausgebildet sind; sowie einen oder mehrere leitfähige Kontakte, die direkt auf der Oberseite des Halbleitersubstrats ausgebildet sind und wenigstens eine Source/einen Drain von einem der Mehrzahl von Feldeffekttransistoren mit wenigstens einer Source/einem Drain eines weiteren der Mehrzahl von Feldeffekttransistoren verbinden, wobei der eine oder die mehreren leitfähigen Kontakte ein Teil einer lokalen Zwischenverbindung mit einem niedrigen Profil sind, die eine Höhe aufweist, die geringer als eine Höhe der Gate-Stapel ist.