公开(公告)号：WO2012118719A3

公开(公告)日：2014-04-24

申请号：PCT/US2012026670

申请日：2012-02-25

Applicant: IBM ,  LIU ZIHONG ,  SHAHIDI GHAVAM G

Inventor： LIU ZIHONG ,  SHAHIDI GHAVAM G

IPC: G01N27/327

CPC classification number: H01L29/78684 ,  B82Y10/00 ,  H01L21/823412 ,  H01L21/823475 ,  H01L21/84 ,  H01L23/5283 ,  H01L27/088 ,  H01L27/12 ,  H01L29/1606 ,  H01L51/0048 ,  H01L2924/0002 ,  H01L2924/00

Abstract: Integrated circuit multilayer integration techniques are provided. In one aspect, a method of fabricating an integrated circuit is provided. The method includes the following steps. A substrate is provided. A plurality of interconnect layers are formed on the substrate arranged in a stack, each interconnect layer comprising one or more metal lines, wherein the metal lines in a given one of the interconnect layers are larger than the metal lines in the interconnect layers, if present, above the given interconnect layer in the stack and wherein the metal lines in the given interconnect layer are smaller than the metal lines in the interconnect layers, if present, below the given interconnect layer in the stack. At least one transistor is formed on a top-most layer of the stack.

Abstract translation: 提供集成电路多层集成技术。 一方面，提供一种制造集成电路的方法。 该方法包括以下步骤。 提供基板。 在布置在堆叠中的基板上形成多个互连层，每个互连层包括一个或多个金属线，其中给定的一个互连层中的金属线大于互连层中的金属线（如果存在） 在堆叠中的给定互连层之上，并且其中给定互连层中的金属线小于互连层中的金属线（如果存在），则低于堆叠中的给定互连层。 在堆叠的最顶层上形成至少一个晶体管。

公开(公告)号：GB2503173A

公开(公告)日：2013-12-18

申请号：GB201317258

申请日：2012-02-25

Applicant: IBM

Inventor： LIU ZIHONG ,  SHAHIDI GHAVAM G

IPC: H01L21/8234 ,  H01L21/84 ,  H01L23/528 ,  H01L27/088 ,  H01L27/12 ,  H01L29/786

Abstract: Integrated circuit multilayer integration techniques are provided. In one aspect, a method of fabricating an integrated circuit is provided. The method includes the following steps. A substrate is provided. A plurality of interconnect layers are formed on the substrate arranged in a stack, each interconnect layer comprising one or more metal lines, wherein the metal lines in a given one of the interconnect layers are larger than the metal lines in the interconnect layers, if present, above the given interconnect layer in the stack and wherein the metal lines in the given interconnect layer are smaller than the metal lines in the interconnect layers, if present, below the given interconnect layer in the stack. At least one transistor is formed on a top-most layer of the stack.

公开(公告)号：DE102012214559A8

公开(公告)日：2013-07-04

申请号：DE102012214559

申请日：2012-08-16

Applicant: IBM

Inventor： HAENSCH WILFRIED ERNST-AUGUST ,  LIU ZIHONG

IPC: H01L21/336 ,  H01L29/78

公开(公告)号：GB2496239A

公开(公告)日：2013-05-08

申请号：GB201215236

申请日：2012-08-28

Applicant: IBM

Inventor： LIU ZIHONG ,  HAENSCH WILFRIED ERNST-AUGUST

IPC: H01L29/78 ,  H01L29/423

Abstract: A method of fabricating a transistor device, in which a channel material 102a is formed on a transparent substrate 202; source and drain electrodes 302 are formed in contact with the channel material; a dielectric layer 402 is deposited on the channel material and a photoresist 502 is deposited on the dielectric layer and developed using UV light exposure 504 through the transparent substrate using the source and drain electrodes as a mask. Developed portions of the photoresist are removed and a gate metal 702 is deposited on exposed portions of the dielectric layer and undeveloped portions 602 of the photoresist above the source and drain electrodes. The undeveloped portions are removed along with portions of the gate metal over the source and drain electrodes using a lift-off process, to form a gate (802, figure 8) of the device over the channel material, which gate is self-aligned to the source and drain electrodes.

公开(公告)号：DE102012214559A1

公开(公告)日：2013-05-02

申请号：DE102012214559

申请日：2012-08-16

Applicant: IBM

Inventor： HAENSCH WILFRIED ERNST-AUGUST ,  LIU ZIHONG

IPC: H01L21/336 ,  H01L29/78

Abstract: Es werden Transistoreinheiten mit einer selbstausgerichteten Gate-Elektrodenstruktur auf transparenten Substraten sowie Techniken für deren Herstellung bereitgestellt. Gemäß einem Aspekt beinhaltet ein Verfahren zur Herstellung einer Transistoreinheit die folgenden Schritte. Auf einem transparenten Substrat wird ein Kanalmaterial gebildet. Es werden eine Source- und eine Drain-Elektrode gebildet, die in Kontakt mit dem Kanalmaterial stehen. Auf dem Kanalmaterial wird eine dielektrische Schicht abgeschieden. Ein Fotolack wie auf der dielektrischen Schicht abgeschieden und durch UV-Licht durch das transparente Substrat belichtet. Auf den freiliegenden Teilen der dielektrischen Schicht und den nicht entwickelten Teilen des Fotolacks werden ein oder mehrere Gate-Elektrodenmetalle abgeschieden. Die nicht entwickelten Teile des Fotolacks werden zusammen mit Teilen des Gate-Elektrodenmetalls oberhalb des Source- und des Drain-Bereichs entfernt, um eine Gate-Elektrode der Einheit auf der dielektrischen Schicht oberhalb des Kanalmaterials zu bilden, die in Bezug auf die Source- und die Drain-Elektrode selbstausgerichtet ist.

公开(公告)号：GB2503173B

公开(公告)日：2015-01-28

申请号：GB201317258

申请日：2012-02-25

Applicant: IBM

Inventor： LIU ZIHONG ,  SHAHIDI GHAVAM G

IPC: H01L21/8234 ,  H01L21/84 ,  H01L23/528 ,  H01L27/088 ,  H01L27/12 ,  H01L29/786

Abstract: Integrated circuit multilayer integration techniques are provided. In one aspect, a method of fabricating an integrated circuit is provided. The method includes the following steps. A substrate is provided. A plurality of interconnect layers are formed on the substrate arranged in a stack, each interconnect layer comprising one or more metal lines, wherein the metal lines in a given one of the interconnect layers are larger than the metal lines in the interconnect layers, if present, above the given interconnect layer in the stack and wherein the metal lines in the given interconnect layer are smaller than the metal lines in the interconnect layers, if present, below the given interconnect layer in the stack. At least one transistor is formed on a top-most layer of the stack.

公开(公告)号：DE112012000727T5

公开(公告)日：2013-11-28

申请号：DE112012000727

申请日：2012-02-25

Applicant: IBM

Inventor： LIU ZIHONG ,  SHAHIDI GHAVAM G

IPC: H01L29/06 ,  H01L21/336

Abstract: Es werden Mehrschicht-Integrationstechniken für integrierte Schaltkreise bereitgestellt. In einem Aspekt wird ein Verfahren zum Herstellen eines integrierten Schaltkreises bereitgestellt. Das Verfahren beinhaltet die folgenden Schritte. Es wird ein Substrat bereitgestellt. Auf dem Substrat wird eine Vielzahl von Zwischenverbindungsschichten gebildet, die in einem Stapel angeordnet sind, wobei jede Zwischenverbindungsschicht eine oder mehrere Metallleitungen aufweist, wobei die Metallleitungen in einer gegebenen der Zwischenverbindungsschichten größer als die Metallleitungen in den Zwischenverbindungsschichten, wenn vorhanden, über der gegebenen Zwischenverbindungsschicht in dem Stapel sind und wobei die Metallleitungen in der gegebenen Zwischenverbindungsschicht kleiner als die Metallleitungen in den Zwischenverbindungsschichten, wenn vorhanden, unter der gegebenen Zwischenverbindungsschicht in dem Stapel sind. Auf einer obersten Schicht des Stapels wird wenigstens ein Transistor gebildet.

公开(公告)号：GB2496239B

公开(公告)日：2016-01-06

申请号：GB201215236

申请日：2012-08-28

Applicant: IBM

Inventor： LIU ZIHONG ,  HAENSCH WILFRIED ERNST-AUGUST

IPC: H01L29/78 ,  H01L29/423

公开(公告)号：DE112012000727B4

公开(公告)日：2014-11-06

申请号：DE112012000727

申请日：2012-02-25

Applicant: IBM

Inventor： LIU ZIHONG ,  SHAHIDI GHAVAM G

IPC: H01L23/528 ,  B82Y40/00 ,  H01L21/336 ,  H01L21/768 ,  H01L21/8234 ,  H01L29/16

Abstract: Verfahren zum Herstellen eines integrierten Schaltkreises, das die Schritte aufweist: Bereitstellen eines Substrats; Bilden einer Vielzahl von Zwischenverbindungsschichten auf dem Substrat, die in einem Stapel angeordnet sind, wobei jede Zwischenverbindungsschicht eine oder mehrere Metallleitungen aufweist, wobei die Metallleitungen in einer gegebenen der Zwischenverbindungsschichten größer als die Metallleitungen in den Zwischenverbindungsschichten, wenn vorhanden, über der gegebenen Zwischenverbindungsschicht in dem Stapel sind und wobei die Metallleitungen in der gegebenen Zwischenverbindungsschicht kleiner als die Metallleitungen in den Zwischenverbindungsschichten, wenn vorhanden, unter der gegebenen Zwischenverbindungsschicht in dem Stapel sind; und Bilden wenigstens eines Transistors auf einer obersten Schicht des Stapels.

公开(公告)号：CA2828333A1

公开(公告)日：2012-09-07

申请号：CA2828333

申请日：2012-02-25

Applicant: IBM

Inventor： LIU ZIHONG ,  SHAHIDI GHAVAM G

IPC: H01L29/06 ,  H01L21/336

Abstract: Integrated circuit multilayer integration techniques are provided. In one aspect, a method of fabricating an integrated circuit is provided. The method includes the following steps. A substrate is provided. A plurality of interconnect layers are formed on the substrate arranged in a stack, each interconnect layer comprising one or more metal lines, wherein the metal lines in a given one of the interconnect layers are larger than the metal lines in the interconnect layers, if present, above the given interconnect layer in the stack and wherein the metal lines in the given interconnect layer are smaller than the metal lines in the interconnect layers, if present, below the given interconnect layer in the stack. At least one transistor is formed on a top-most layer of the stack.