公开(公告)号：DE112018004006T5

公开(公告)日：2020-04-16

申请号：DE112018004006

申请日：2018-10-03

Applicant: IBM

Inventor： SINHAROY BALARAM ,  LLOYD BRYAN

IPC: G06F12/00

Abstract: Technische Lösungen zum Ausgeben einer Mehrzahl von Anweisungen aus einem Out-of-Order(OoO)-Fenster durch eine Lade-Speicher-Einheit (LSU) werden beschrieben. Das Ausgeben enthält in Reaktion auf ein Ermitteln, dass eine erste effektive Adresse durch eine erste Anweisung verwendet wird, wobei die erste effektive Adresse einer ersten realen Adresse entspricht, ein Erstellen eines Eintrags einer Effektiv-Real-Tabelle (ERT) in einer ERT, wobei der ERT-Eintrag die erste effektive Adresse der ersten realen Adresse zuordnet. Des Weiteren enthält die Ausführung in Reaktion auf ein Ermitteln eines Synonyms einer effektiven Adresse, das durch eine zweite Anweisung verwendet wird, wobei es sich bei dem Synonym der effektiven Adresse um eine zweite effektive Adresse handelt, die auch der ersten realen Adresse entspricht: ein Erstellen eines Eintrags einer Synonymerkennungstabelle (SDT) in einer SDT, wobei der SDT-Eintrag die zweite effektive Adresse dem ERT-Eintrag zuordnet, und ein Neustarten der zweiten Anweisung durch Ersetzen der zweiten effektiven Adresse in der zweiten Anweisung durch die erste effektive Adresse.

公开(公告)号：DE112018004004B4

公开(公告)日：2025-01-30

申请号：DE112018004004

申请日：2018-10-03

Applicant: IBM

Inventor： SINHAROY BALARAM ,  LLOYD BRYAN ,  GONZALES CHRISTOPHER

IPC: G06F9/00 ,  G06F9/312 ,  G06F9/46

Abstract: Verarbeitungseinheit zum Ausführen einer oder mehrerer Anweisungen, wobei die Verarbeitungseinheit aufweist:eine Lade-Speicher-Einheit (LSU), die dazu ausgebildet ist, eine Mehrzahl von Anweisungen in einem Out-of-Order(OoO)-Fenster mithilfe mehrerer LSU-Pipes auszuführen durch:Auswählen einer Anweisung aus dem OoO-Fenster, wobei die Anweisung eine erste effektive Adresse verwendet; undin Reaktion darauf, dass es sich bei der Anweisung um eine Ladeanweisung handelt:in Reaktion darauf, dass die Verarbeitungseinheit in einem Einzel-Thread-Modus arbeitet, Erstellen eines Eintrags in einer ersten Unterteilung einer Ladeneuordnungs-Warteschlange auf Grundlage dessen, dass die Anweisung in einer ersten Lade-Pipe ausgegeben wird, und Erstellen des Eintrags in einer zweiten Unterteilung der Ladeneuordnungs-Warteschlange auf Grundlage dessen, dass die Anweisung in einer zweiten Lade-Pipe ausgegeben wird; undin Reaktion darauf, dass die Verarbeitungseinheit in einem Multi-Thread-Modus arbeitet, in dem mehrere Threads gleichzeitig verarbeitet werden, Erstellen des Eintrags in einem ersten vorgegebenen Abschnitt der ersten Unterteilung der Ladeneuordnungs-Warteschlange auf Grundlage dessen, dass die Anweisung in der ersten Lade-Pipe und durch einen ersten Thread der Verarbeitungseinheit ausgegeben wird,wobei die LSU ausgebildet ist zu einem:Erzeugen einer realen Adresse auf der Grundlage der ersten effektiven Adresse in der Anweisung;in Reaktion auf das Erkennen, dass eine Effektiv-Real-Tabelle (ERT) keinen Eintrag für die reale Adresse enthält, Einfügen eines Eintrags in die ERT, der die reale Adresse und mindestens einen Teil der ersten effektiven Adresse umfasst, wobei zum Zeitpunkt der Ausführung der Anweisung auf die reale Adresse aus dem Eintrag in der ERT zugegriffen wird;in Reaktion auf das Erkennen, dass die ERT bereits einen Eintrag für die reale Adresse mit einer zweiten effektiven Adresse enthält: in Reaktion darauf, dass eine der ersten effektiven Adresse zugeordnete Seitengröße größer ist als eine der zweiten effektiven Adresse zugeordnete Seitengröße, Entfernen des Eintrags für die reale Adresse mit der zweiten effektiven Adresse und Einfügen eines neuen Eintrags in die ERT für die erste effektive Adresse, andernfalls Einfügen eines Eintrags in eine Synonymerkennungstabelle (SDT), die das Auflösen von Fällen erleichtert, in denen zwei oder mehr verschiedene effektive Adressen derselben realen Adresse zugeordnet sind, wobei der Eintrag in der SDT eine Kennung des Eintrags in der ERT und den mindestens einen Teil der ersten effektiven Adresse enthält.

公开(公告)号：DE112018004006B4

公开(公告)日：2021-03-25

申请号：DE112018004006

申请日：2018-10-03

Applicant: IBM

Inventor： SINHAROY BALARAM ,  LLOYD BRYAN

IPC: G06F12/00 ,  G06F9/00 ,  G06F9/38

Abstract: Verarbeitungseinheit zum Ausführen einer oder mehrerer Anweisungen, wobei die Verarbeitungseinheit aufweist:eine Lade-Speicher-Einheit (LSU) (104) zum Übertragen von Daten zwischen einem Speicher und Registern, wobei die LSU dazu ausgebildet ist, eine Mehrzahl von Anweisungen in einem Out-of-Order(OoO)-Fenster auszuführen, wobei die Ausführung aufweist:in Reaktion auf ein Ermitteln (610), dass eine erste effektive Adresse durch eine erste Anweisung verwendet wird, wobei die erste effektive Adresse einer ersten realen Adresse entspricht, Erstellen (615) eines Eintrags einer Effektiv-Real-Tabelle (ERT) (255) in einer ERT, wobei der ERT-Eintrag die erste effektive Adresse der ersten realen Adresse zuordnet; undin Reaktion auf ein Ermitteln (830) eines Synonyms einer effektiven Adresse, das durch eine zweite Anweisung verwendet wird, wobei es sich bei dem Synonym der effektiven Adresse um eine zweite effektive Adresse handelt, die auch der ersten realen Adresse entspricht:Erstellen eines Eintrags einer Synonymerkennungstabelle (SDT) (800) in einer SDT, wobei der SDT-Eintrag die zweite effektive Adresse dem ERT-Eintrag zuordnet; undNeustarten (845) der zweiten Anweisung durch Ersetzen der zweiten effektiven Adresse in der zweiten Anweisung durch die erste effektive Adresse.

公开(公告)号：DE102021129313A1

公开(公告)日：2022-06-15

申请号：DE102021129313

申请日：2021-11-11

Applicant: IBM

Inventor： LLOYD BRYAN ,  CAMPBELL DAVID ,  CHEN BRIAN ,  CORDES ROBERT A

IPC: G06F9/312 ,  G06F9/38

Abstract: Ein Computersystem umfasst eine Speicherwarteschlange, die Speichereinträge hält, und eine Ladewarteschlange, die Ladeeinträge hält, die schlafend auf einen Speichereintrag warten. Ein Prozessor erkennt einen Aufruf, eine Zusammenführungsoperation beim Abarbeiten von Speichervorgängen durchzuführen und erzeugt ein Paar von Speicher-Tags, das ein erstes Speicher-Tag, das einem ersten abzuarbeitenden Speichereintrag entspricht, und ein zweites Speicher-Tag, das einem zweiten abzuarbeitenden Speichereintrag entspricht, aufweist. Der Prozessor stellt fest, dass das Paar von Speicher-Tags ein gerades oder ein ungerades Speicher-Tag ist. Der Prozessor deaktiviert das ungerade Speicher-Tag, das im geraden Paar von Speicher-Tags enthalten ist, wenn er das gerade Paar von Speicher-Tags erkennt, und weckt einen ersten Ladeeintrag, der vom geraden Speicher-Tag abhängt, und einen zweiten Ladeeintrag, der vom ungeraden Speicher-Tag abhängt, auf Grundlage des geraden Speicher-Tag auf, das im geraden Paar von Speicher-Tags enthalten ist, während das ungerade Speicher-Tag deaktiviert ist.

公开(公告)号：DE112018004004T5

公开(公告)日：2020-04-16

申请号：DE112018004004

申请日：2018-10-03

Applicant: IBM

Inventor： SINHAROY BALARAM ,  LLOYD BRYAN ,  GONZALES CHRISTOPHER

IPC: G06F9/00

Abstract: Technische Lösungen werden für eine Lade-Speicher-Einheit (LSU) beschrieben, die eine Mehrzahl von Anweisungen in einem Out-of-Order(OoO)-Fenster mithilfe mehrerer LSU-Pipes ausführt. Die Ausführung enthält ein Auswählen einer Anweisung aus dem OoO-Fenster, wobei die Anweisung eine effektive Adresse verwendet; und wenn es sich bei der Anweisung um eine Ladeanweisung handelt: und wenn die Verarbeitungseinheit in einem Einzel-Thread-Modus arbeitet, Erstellen eines Eintrags in einer ersten Unterteilung einer Ladeneuordnungs-Warteschlange (LRQ), wenn die Anweisung in einer ersten Lade-Pipe ausgegeben wird, und Erstellen des Eintrags in einer zweiten Unterteilung der LRQ, wenn die Anweisung in einer zweiten Lade-Pipe ausgegeben wird. Wenn die Verarbeitungseinheit des Weiteren in einem Multi-Thread-Modus arbeitet, Erstellen des Eintrags in einem ersten vorgegebenen Abschnitt der ersten Unterteilung der LRQ, wenn die Anweisung in der ersten Lade-Pipe und durch einen ersten Thread der Verarbeitungseinheit ausgegeben wird.