Kanal-Druckspannung (PFET) und -Zugspannung (NFET) in Nanodraht-FETS, die mit einem Ersatz-Gate-Verfahren hergestellt werden

    公开(公告)号:DE112012005084B4

    公开(公告)日:2015-02-05

    申请号:DE112012005084

    申请日:2012-12-19

    Applicant: IBM

    Abstract: Verfahren zum Herstellen einer Feldeffekttransistor(FET)-Einheit, aufweisend die Schritte: Bilden von Nanodrähten und Kontaktflecken in einer Silicium-auf-Isolator(SOI)-Schicht über einer Schicht vergrabenen Oxids (BOX), wobei die Nanodrähte in einer leiterartigen Konfiguration mit den Kontaktflecken verbunden sind und wobei die Nanodrähte über dem BOX aufgehängt sind; Abscheiden einer Hydrogensilsesquioxan(HSQ)-Schicht, welche die Nanodrähte umgibt; Vernetzen eines oder mehrerer Abschnitte der HSQ-Schicht, welche die Nanodrähte umgeben, wobei die Vernetzung bewirkt, dass der eine oder die mehreren Abschnitte der HSQ-Schicht schrumpfen, wodurch eine Spannung in den Nanodrähten induziert wird, wobei die in den Nanodrähten induzierte Spannung aufweist: a) eine in einem oder mehreren Abschnitten der Nanodrähte induzierte Zugspannung und b) eine in einem oder mehreren anderen Abschnitten der Nanodrähte induzierte Druckspannung; und Bilden einer oder mehrerer Gates, welche Abschnitte jedes der Nanodrähte umgeben, wobei die Gates die Spannung bewahren, die durch den Vernetzungsschritt in den Nanodrähten induziert wird, und wobei die Abschnitte der Nanodrähte, die von den Gates umgeben sind, Kanalzonen der Einheit aufweisen und Abschnitte der Nanodrähte, welche sich aus den Gates heraus erstrecken, und die Kontaktflecken Source- und Drain-Zonen der Einheit aufweisen.

    Kanal-Druckspannung (PFET) und -Zugspannung (NFET) in Nanodraht-FETS, die mit einem Ersatz-Gate-Verfahren hergestellt werden

    公开(公告)号:DE112012005084T5

    公开(公告)日:2014-09-18

    申请号:DE112012005084

    申请日:2012-12-19

    Applicant: IBM

    Abstract: Es wird ein Verfahren zum Herstellen einer FET-Einheit bereitgestellt, welches die folgenden Schritte umfasst. Nanodrähte/Kontaktflecken werden in einer SOI-Schicht über einer BOX-Schicht gebildet, wobei die Nanodrähte über dem BOX aufgehängt werden. Es wird eine HSQ-Schicht abgeschieden, welche die Nanodrähte umgibt. Ein Abschnitt (Abschnitte) der HSQ-Schicht, welche die Nanodrähte umgibt (umgeben), wird (werden) vernetzt, wobei die Vernetzung bewirkt, dass der Abschnitt (die Abschnitte) der HSQ-Schicht schrumpft (schrumpfen), wodurch eine Spannung in den Nanodrähten induziert wird. Eine oder mehrere Gates werden gebildet, welche die in den Nanodrähten induzierte Spannung bewahren. Es wird auch eine FET-Einheit bereitgestellt, wobei jeder der Nanodrähte eine erste Zone (erste Zonen) aufweist, die so verformt ist (sind), dass eine Gitterkonstante in der ersten Zone (den ersten Zonen) kleiner als eine entspannte Gitterkonstante der Nanodrähte ist, und eine zweite Zone (zweite Zonen) aufweist, die so verformt ist (sind), dass eine Gitterkonstante in der zweiten Zone (den zweiten Zonen) größer als die entspannte Gitterkonstante der Nanodrähte ist.

Patent Agency Ranking