中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

32 records (took 0.019 seconds)

    Field effect transistor (fet) inverter and method of fabricating the same (nanowire mesh of single gate inverter)
    1.
    发明专利
    Field effect transistor (fet) inverter and method of fabricating the same (nanowire mesh of single gate inverter) 有权
    场效应晶体管（FET）逆变器及其制造方法（单门逆变器的纳米网）

    公开(公告)号：JP2010272859A

    公开(公告)日：2010-12-02

    申请号：JP2010108180

    申请日：2010-05-10

    Applicant: Internatl Business Mach Corp ,  インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

    Inventor： CHANG JOSEPHINE B ,  GUILLORN MICHAEL A ,  SLEIGHT JEFFREY W ,  CHANG PAUL

    IPC: H01L29/786 ,  H01L21/336 ,  H01L21/8238 ,  H01L27/08 ,  H01L27/092

    CPC classification number: H01L27/1203 ,  H01L27/092 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/78696 ,  Y10S977/762 ,  Y10S977/938

    Abstract: PROBLEM TO BE SOLVED: To provide a nanowire mesh of a single gate inverter and a method of fabricating the same. SOLUTION: The field effect transistor (FET) includes a plurality of device layers disposed vertically in a stack, each device layer has a source region, a drain region and a plurality of nanowire channels 110 connecting the source region and the drain region, wherein the source and drain regions of one or more of the device layers are doped with an n-type dopant or a p-type dopant. The FET inverter further includes a common gate 150 surrounding the plurality of nanowire channels, a first contact 156 to the source regions of the one or more device layers doped with the n-type dopant, a second contact 158 to the source regions of the one or more device layers doped with the p-type dopant, and a common third contact 152 to the drain regions of each of the device layers. COPYRIGHT: (C)2011,JPO&INPIT

    Abstract translation: 要解决的问题：提供单栅极逆变器的纳米线网及其制造方法。 解决方案：场效应晶体管（FET）包括在堆叠中垂直设置的多个器件层，每个器件层具有源极区，漏极区和连接源极区和漏极区的多个纳米线通道110 其中一个或多个器件层的源区和漏区掺杂有n型掺杂剂或p型掺杂剂。 FET反相器还包括围绕多个纳米线通道的公共栅极150，向掺杂有n型掺杂剂的一个或多个器件层的源极区域提供的第一接触156，一个或多个纳米线通道的源极区域的第二接触158 或更多的掺杂有p型掺杂剂的器件层，以及与每个器件层的漏极区域的公共第三接触152。 版权所有（C）2011，JPO＆INPIT

    Preventing shorting of adjacent devices
    5.
    发明专利
    Preventing shorting of adjacent devices 未知

    公开(公告)号：GB2516395B

    公开(公告)日：2016-03-30

    申请号：GB201420180

    申请日：2013-03-29

    Applicant: IBM

    Inventor： CHANG JOSEPHINE ,  GUILLORN MICHAEL A ,  PRANATHARTHIHARAN BALASUBRAMANIAN ,  SLEIGHT JEFFREY

    IPC: H01L21/8234

    Abstract: Embodiments of the present invention provide a method of preventing electrical shorting of adjacent semiconductor devices. The method includes forming a plurality of fins of a plurality of field-effect-transistors on a substrate; forming at least one barrier structure between a first and a second fin of the plurality of fins; and growing an epitaxial film from the plurality of fins, the epitaxial film extending horizontally from sidewalls of at least the first and second fins and reaching the barrier structure situating between the first and second fins.

    Strukturierung mit hoher Wiedergabetreue unter Verwendung eines Fluorkohlenwasserstoff enthaltenden Polymers
    7.
    发明专利
    Strukturierung mit hoher Wiedergabetreue unter Verwendung eines Fluorkohlenwasserstoff enthaltenden Polymers 未知

    公开(公告)号：DE112012004495T5

    公开(公告)日：2014-07-24

    申请号：DE112012004495

    申请日：2012-10-24

    Applicant: IBM ,  ZEON CORP

    Inventor： BRINK MARKUS ,  ENGELMANN SEBASTIAN U ,  FULLER NICHOLAS C M ,  GUILLORN MICHAEL A ,  NAKAMURA MASAHIRO ,  MIYAZOE HIROYUKI

    IPC: H01L21/027 ,  G03F7/20

    Abstract: Ein Stapel aus einer Hartmaskenschicht, einer Weichmaskenschicht und einem Photoresist wird auf einem Substrat gebildet. Der Photoresist wird strukturiert, so dass er mindestens eine Öffnung umfasst. Die Struktur wird durch ein anisotropes Ätzen in die Weichmaskenschicht übertragen, wodurch ein kohlenstoffreiches Polymer gebildet wird, welches mehr Kohlenstoff als Fluor umfasst. Das kohlenstoffreiche Polymer kann durch Verwenden eines Fluorkohlenwasserstoff enthaltenden Plasmas gebildet werden, welches mit Fluorkohlenwasserstoff-Molekülen gebildet wird, die mehr Wasserstoff als Fluor umfassen. Die Seitenwände der Weichmaskenschicht werden mit dem kohlenstoffreichen Polymer beschichtet und dieses verhindert eine Verbreiterung der Struktur, die in die Weichmaske übertragen wird. Der Photoresist wird anschließend entfernt und die Struktur in der Weichmaskenschicht wird in die Hartmaskenschicht übertragen. Seitenwände der Hartmaskenschicht werden mit dem kohlenstoffreichen Polymer beschichtet, um eine Verbreiterung der Struktur zu verhindern, die in die Hartmaske übertragen wird.

    Techniken für mehrere Gate-Austrittsarbeiten für eine Nanodraht-CMOS-Technologie
    8.
    发明专利
    Techniken für mehrere Gate-Austrittsarbeiten für eine Nanodraht-CMOS-Technologie 未知

    公开(公告)号：DE102016105486B4

    公开(公告)日：2019-10-17

    申请号：DE102016105486

    申请日：2016-03-23

    Applicant: IBM

    Inventor： CHANG JOSEPHINE B ,  GUILLORN MICHAEL A ,  LAUER ISAAC ,  SLEIGHT JEFFREY W

    IPC: H01L21/8234 ,  B82Y10/00 ,  H01L27/088 ,  H01L29/775

    Abstract: Verfahren zum Bilden einer Komplementär-Metall-Oxid-Halbleiter(CMOS)-Einheit, die mehrere, auf Nanodrähten beruhende Transistoren mit unterschiedlichen Schwellenspannungen aufweist, wobei das Verfahren die Schritte aufweist:- Bereitstellen eines Wafers, der eine Oxidschicht (104; 1404) auf einem Substrat (102; 1402) aufweist;- Bilden von Nanodrähten (702; 1502) und Pads auf dem Wafer, wobei die Pads an entgegengesetzten Enden der Nanodrähte angebracht sind und die Nanodrähte an dem Wafer verankern und wobei die Nanodrähte eine einheitliche Abmessung aufweisen und in variierenden Höhen über der Oxidschicht (104; 1404) aufgehängt sind; und- Bilden von Gate-Stapeln der auf Nanodrähten beruhenden Transistoren, die wenigstens teilweise Teilbereiche von jedem der Nanodrähte umgeben durch:◯ i) Abscheiden eines konformen Gate-Dielektrikums (1002; 2202) sowohl um die Nanodrähte (702; 1502) herum als auch auf dem Wafer unter den Nanodrähten;◯ ii) Abscheiden eines konformen Metalls (1102; 2302) mit Austrittsarbeit auf dem konformen Gate-Dielektrikum (1002; 2202) sowohl um die Nanodrähte (702; 1502) herum, so dass die Nanodrähte von dem Metall vollständig umgeben werden, als auch auf dem Wafer unter den Nanodrähten, wobei eine Menge des konformen Metalls mit Austrittsarbeit, die um die Nanodrähte herum abgeschieden wird, aufgrund der variierenden Höhen variiert wird, in denen die Nanodrähte über der Oxidschicht aufgehängt werden; und◯ iii) Abscheiden einer konformen Schicht aus Poly-Silicium (1202; 2402) auf dem konformen Metall (1102; 2302) mit Austrittsarbeit sowohl um die Nanodrähte (702; 1502) herum als auch auf dem Wafer unter den Nanodrähten.

    Preventing shorting of adjacent devices
    9.
    发明专利
    Preventing shorting of adjacent devices 未知

    公开(公告)号：GB2516395A

    公开(公告)日：2015-01-21

    申请号：GB201420180

    申请日：2013-03-29

    Applicant: IBM

    Inventor： CHANG JOSEPHINE ,  GUILLORN MICHAEL A ,  PRANATHARTHIHARAN BALASUBRAMANIAN ,  SLEIGHT JEFFREY

    IPC: H01L21/8234

    Abstract: Embodiments of the present invention provide a method of preventing electrical shorting of adjacent semiconductor devices. The method includes forming a plurality of fins (101-104) of a plurality of field-effect-transistors on a substrate (109); forming at least one barrier structure (162) between a first (102) and a second (103) fin of the plurality of fins; and growing an epitaxial film (181-188) from the plurality of fins, the epitaxial film extending horizontally from sidewalls of at least the first and second fins and reaching the barrier structure situating between the first and second fins.

    High selectivity nitride etch process
    10.
    发明专利
    High selectivity nitride etch process 未知

    公开(公告)号：GB2509660A

    公开(公告)日：2014-07-09

    申请号：GB201407290

    申请日：2012-10-25

    Applicant: IBM ,  ZEON CORP

    Inventor： CHANG JOSEPHINE B ,  ENGELMANN SEBASTIAN U ,  FULLER NICHOLAS C M ,  GUILLORN MICHAEL A ,  NAKAMURA MASAHIRO

    IPC: H01L21/31 ,  H01L21/311

    Abstract: An anisotropic silicon nitride etch provides selectivity to silicon and silicon oxide by forming a fluorohydrocarbon-containing polymer on silicon surfaces and silicon oxide surfaces. Selective fluorohydrocarbon deposition is employed to provide selectivity to non-nitride surfaces. The fluorohydrocarbon-containing polymer interacts with silicon nitride to form a volatile compound, thereby enabling etching of silicon nitride. The fluorohydrocarbon-containing polymer interacts with silicon oxide at a low reaction rate, retarding, or completely stopping, the etching of silicon oxide. The fluorohydrocarbon-containing polymer does not interact with silicon, and protects silicon from the plasma. The anisotropic silicon nitride etch can be employed to etch silicon nitride selective to silicon and silicon oxide in any dimension, including small dimensions less than 50 nm.

Patent Agency Ranking