中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

10 records (took 0.018 seconds)

    КОМАНДА С ПЛАВАЮЩЕЙ ТОЧКОЙ И С ВЫБИРАЕМЫМИ АТРИБУТАМИ СРАВНЕНИЯ
    1.
    发明专利
    КОМАНДА С ПЛАВАЮЩЕЙ ТОЧКОЙ И С ВЫБИРАЕМЫМИ АТРИБУТАМИ СРАВНЕНИЯ 未知

    公开(公告)号：RU2729452C1

    公开(公告)日：2020-08-06

    申请号：RU2019101815

    申请日：2017-10-17

    Applicant: IBM

    Inventor： BREDBERI DZHONATAN ,  SHVARTS ERIK ,  MYULLER SILVIYA MELITTA ,  GSHVIND MIKHAEL KARL ,  OLSSON BRETT

    IPC: G06F9/30

    Abstract: Изобретениеотноситсяк вычислительнымсистемам. Техническийрезультатнаправленнаповышениескоростивыполненияоперацийаппаратнымисредствамив средеразличныхязыковпрограммирования, впределахихбиблиотекпосредствомзаданияфункциисравнениядляпервогои второгозначений. Компьютерно-реализуемыйспособобработкиданныхдлявычислениячиселс плавающейточкой, включающийполучениеподлежащейвыполнениюкоманды, командынавыполнениесравненияпервогозначенияи второгозначения, атакжевыполнениемкоманды, причемкомандаявляетсяотдельнойархитектурновыполненнойкомандой, котораяподдерживает, поменьшеймере, различныефункциивыявлениямаксимумаилиразличныефункциивыявленияминимума, выявление, наоснованииэлементауправлениякоманды, функциисравнения, котораяподлежитвыполнению, выборизнесколькихфакультативныхвозможностейсравнениядляфункциисравнениятакойфакультативнойвозможностисравнения, котораясоответствуетподлежащимсравнениюпервомузначениюи второмузначению, сравнениепервогозначенияи второгозначенияс помощьюфакультативнойвозможностисравнениядляполучениярезультата, причемрезультатподлежитиспользованиюприобработкев вычислительнойсреде. 3 н. и 9 з.п. ф-лы, 33 ил.

    Multi-addressable register files and format conversions associated therewith
    3.
    发明专利
    Multi-addressable register files and format conversions associated therewith 未知

    公开(公告)号：GB2509037A

    公开(公告)日：2014-06-18

    申请号：GB201406331

    申请日：2012-09-05

    Applicant: IBM

    Inventor： GSCHWIND MICHAEL KARL ,  OLSSON BRETT

    IPC: G06F9/30

    Abstract: A multi-addressable register file is addressed by a plurality of types of instructions, including scalar, vector and vector-scalar extension instructions. It may be determined that data is to be translated from one format to another format. If so determined, a convert machine instruction is executed that obtains a single precision datum in a first representation in a first format from a first register; converts the single precision datum of the first representation in the first format to a converted single precision datum of a second representation in a second format; and places the converted single precision datum in a second register.

    FLOATING POINT VECTOR COMPARISON INSTRUCTION WITH SELECTABLE OPTIONS
    6.
    发明专利
    FLOATING POINT VECTOR COMPARISON INSTRUCTION WITH SELECTABLE OPTIONS 未知

    公开(公告)号：ZA201903112B

    公开(公告)日：2021-04-28

    申请号：ZA201903112

    申请日：2019-05-17

    Applicant: IBM

    Inventor： BRADBURY JONATHAN ,  SCHWARZ ERIC ,  MUELLER SILVIA MELITTA ,  GSCHWIND MICHAEL KARL ,  OLSSON BRETT

    Abstract: An instruction to perform a comparison of a first value and a second value is executed. Based on a control of the instruction, a compare function to be performed is determined. The compare function is one of a plurality of compare functions configured for the instruction, and the compare function has a plurality of options for comparison. A compare option based on the first value and the second value is selected from the plurality of options defined for the compare function, and used to compare the first value and the second value. A result of the comparison is then placed in a select location, the result to be used in processing within a computing environment.

    Mehrfach adressierbare Registerdateien und dazugehörige Formatumwandlungen
    8.
    发明专利
    Mehrfach adressierbare Registerdateien und dazugehörige Formatumwandlungen 未知

    公开(公告)号：DE112012003864T5

    公开(公告)日：2014-07-10

    申请号：DE112012003864

    申请日：2012-09-05

    Applicant: IBM

    Inventor： GSCHWIND MICHAEL KARL ,  OLSSON BRETT

    IPC: G06F9/30 ,  G06F7/76 ,  G06F9/34 ,  G06F17/16

    Abstract: Eine mehrfach adressierbare Registerdatei wird von einer Vielzahl von Typen von Anweisungen adressiert, einschließlich skalaren, Vektor- und Vector-Scalar Extension-Anweisungen. Es kann ermittelt werden, dass Daten von einem Format in ein anderes Format übersetzt werden müssen. Wenn dies ermittelt wird, wird eine Umwandlungs-Maschinenanweisung ausgeführt, die ein Datum mit einfacher Präzision in einer ersten Darstellung in einem ersten Format von einem ersten Register erlangt; das Datum mit einfacher Präzision der ersten Darstellung in dem ersten Format in ein umgewandeltes Datum mit einfacher Präzision einer zweiten Darstellung in einem zweiten Format umwandelt; und das umgewandelte Datum mit einfacher Präzision in ein zweites Register stellt.

    Differenzierte Anweisungsaktivierung mit Unterfunktionsgranularität
    9.
    发明专利
    Differenzierte Anweisungsaktivierung mit Unterfunktionsgranularität 未知

    公开(公告)号：DE112012003837T5

    公开(公告)日：2014-07-03

    申请号：DE112012003837

    申请日：2012-09-06

    Applicant: IBM

    Inventor： SALAPURA VALENTINA ,  OLSSON BRETT ,  GSCHWIND MICHAEL KARL

    IPC: G06F9/34 ,  G06F9/30 ,  G06F15/80

    Abstract: Differenzierte Aktivierung mit Unterfunktionsgranularität. Eine Anweisung kapselt verschiedene Unterfunktionen einer Funktion, wobei die Unterfunktionen verschiedene Gruppen von Registern einer zusammengesetzten Registerdatei und daher verschiedene Gruppen von Funktionseinheiten verwenden. Mindestens ein Operand der Anweisung gibt an, welche Gruppe von Registern und daher welche Gruppe von Funktionseinheiten zum Ausführen der Unterfunktion zu verwenden ist. Die Anweisung kann verschiedene Funktionen ausführen (z. B. verschieben, laden usw.), und eine Unterfunktion der Funktion gibt den Funktionstyp an (z. B. Gleitkommaverschiebung, Vektorverschiebung usw.).

    Fine-grained instruction enablement at sub-function granularity
    10.
    发明专利
    Fine-grained instruction enablement at sub-function granularity 未知

    公开(公告)号：GB2509034A

    公开(公告)日：2014-06-18

    申请号：GB201406213

    申请日：2012-09-06

    Applicant: IBM

    Inventor： GSCHWIND MICHAEL KARL ,  OLSSON BRETT ,  SALAPURA VALENTINA

    IPC: G06F9/30

    Abstract: Fine-grained enablement at sub-function granularity. An instruction encapsulates different sub-functions of a function, in which the sub-functions use different sets of registers of a composite register file, and therefore, different sets of functional units. At least one operand of the instruction specifies which set of registers, and therefore, which set of functional units, is to be used in performing the sub-function. The instruction can perform various functions (e.g., move, load, etc.) and a sub-function of the function specifies the type of function (e.g., move-floating point; move-vector; etc.).

Patent Agency Ranking