公开(公告)号：DE112016003137B4

公开(公告)日：2025-01-30

申请号：DE112016003137

申请日：2016-07-29

Applicant: IBM

Inventor： FRITSCH ALEXANDER ,  ROZENFELD AMIRA ,  SAUTTER ROLF ,  WENDEL DIETER

IPC: G11C7/12

Abstract: Speicherzellenanordnung aus Static-Random-Access-Memory- (SRAM-) Zellen, die aufweist:eine oder mehrere Gruppen mit SRAM-Zellen (106),wobei jede der einen oder mehreren Gruppen mit SRAM-Zellen (106) zwei oder mehr SRAM-Zellen (106) enthält, die durch wenigstens eine gemeinsame lokale Bitleitung (108) mit einem Eingang eines lokalen Leseverstärkers (104) verbunden sind, undwobei Ausgänge der lokalen Leseverstärker (104) mit einer gemeinsam genutzten globalen Bitleitung (102) verbunden sind, wobei die gemeinsam genutzte globale Bitleitung (102) mit einer Vorladeschaltung verbunden ist, die zum Vorladen der gemeinsam genutzten globalen Bitleitung (102) vor dem Lesen von Daten mit einer programmierbaren Vorladespannung eingerichtet ist, wobei die Vorladeschaltung eine Begrenzerschaltung enthält, die aufweist:eine Vorlade-Reglerschaltung (202), die mit der gemeinsam genutzten globalen Bitleitung (102) zum Vorladen der gemeinsam genutzten globalen Bitleitung (102) mit der programmierbaren Vorladespannung verbunden ist; undeine Bewertungs- und Übersetzungsschaltung (204), die mit der Vorlade-Reglerschaltung (202) und der gemeinsam genutzten globalen Bitleitung (102) zum Kompensieren von Leckstrom der gemeinsam genutzten globalen Bitleitung (102), ohne einen Spannungswert der Bitleitung zu ändern, wobei die Vorlade-Reglerschaltung (202) aufweist:einen ersten p-FET (P1), dessen Source-Anschluss mit einer Versorgungsspannung (110) und dessen Drain-Anschluss mit einem ersten Anschluss eines Vorladeschalters (206) verbunden sind, dessen zweiter Anschluss mit der gemeinsam genutzten globalen Bitleitung (102) verbunden ist; undeinen ersten n-FET (N1), dessen Source-Anschluss mit dem ersten Anschluss des Vorladeschalters (206) verbunden ist, wobei ein Drain-Anschluss des ersten n-FET (N1) mit einem Gate-Anschluss des ersten p-FET (P1) sowie mit einem ersten Anschluss eines ersten programmierbaren Widerstands (208) verbunden ist, dessen zweiter Anschluss mit der Versorgungsspannung (110) verbunden ist,wobei ein Gate-Anschluss des ersten n-FET (N1) mit einem Signal Referenzspannung (Vref) verbunden ist,wobei die Bewertungs- und Übersetzungsschaltung (204) aufweist:einen zweiten n-FET (N2), dessen Source-Anschluss mit der gemeinsam genutzten globalen Bitleitung (102) und dessen Drain-Anschluss mit einem ersten Anschluss eines zweiten programmierbaren Widerstands (210) verbunden sind, dessen zweiter Anschluss mit der Versorgungsspannung (110) verbunden ist,wobei ein Gate-Anschluss des zweiten n-FET (N2) mit dem Signal Vref verbunden ist, undwobei ein Ausgabeanschluss (212) einer globalen Bitleitung (102) mit dem Drain-Anschluss des zweiten n-FET (N2) verbunden ist.

公开(公告)号：DE112016003137T5

公开(公告)日：2018-03-29

申请号：DE112016003137

申请日：2016-07-29

Applicant: IBM

Inventor： FRITSCH ALEXANDER ,  ROZENFELD AMIRA ,  SAUTTER ROLF ,  WENDEL DIETER

IPC: G11C7/12

Abstract: Eine Speicherzellenanordnung von Gruppen mit SRAM-Zellen kann bereitgestellt werden, bei der in jeder der Gruppen mehrere SRAM-Zellen durch wenigstens eine gemeinsame lokale Bitleitung mit einem Eingang eines lokalen Leseverstärkers verbunden sind. Ausgänge der Verstärker sind mit einer gemeinsam genutzten globalen Bitleitung verbunden. Die gemeinsam genutzte globale Bitleitung ist mit einer Vorladeschaltung verbunden, und die Vorladeschaltung dient dazu, vor dem Lesen von Daten die globale Bitleitung mit einer programmierbaren Vorladespannung vorzuladen. Die Vorladeschaltung weist eine Begrenzerschaltung auf, die eine Vorlade-Reglerschaltung aufweist, die mit der globalen Bitleitung verbunden ist, um die globale Bitleitung mit der programmierbaren Vorladespannung vorzuladen, und eine Bewertungs- und Übersetzungsschaltung, die mit der Vorlade-Reglerschaltung und der globalen Bitleitung verbunden ist, um Leckstrom der globalen Bitleitung zu kompensieren, ohne ihren Spannungswert zu ändern.