中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

8 records (took 0.052 seconds)

    Ausrichtung von Graphitnanofasern in einem Wärmeschnittstellenmaterial
    2.
    发明专利
    Ausrichtung von Graphitnanofasern in einem Wärmeschnittstellenmaterial 未知

    公开(公告)号：DE112011101746B4

    公开(公告)日：2021-08-12

    申请号：DE112011101746

    申请日：2011-06-30

    Applicant: IBM

    Inventor： SINHA ARVIND KUMAR ,  KUCZYNSKI JOSEPH ,  SPLITTSTOESSER KEVIN ,  TOFIL TIMOTHY

    IPC: C01B32/156 ,  C01B32/15 ,  C01B32/20 ,  H01L23/373

    Abstract: Verfahren (200) zur Herstellung eines Graphitnanofasern aufweisenden Wärmeschnittstellenmaterials oder zur Ausrichtung von Graphitnanofasern in einem Wärmeschnittstellenmaterial, mit folgenden Schritten:Abscheiden (204) der Graphitnanofasern aus einer Gasphase durch thermische Zersetzung eines Gemisches einer Kohlenstoffquelle und Wasserstoff in einer Konfiguration auf ausgerichteten magnetischen katalytischen Keimpartikeln;Verteilen (206) der Graphitnanofasern in dem Wärmeschnittstellenmaterial, der in einem geschmolzenen Zustand ist;Anlegen (207) eines Magnetfelds, das stark genug ist, um die Graphitnanofasern in dem geschmolzenen Wärmeschnittstellenmaterial auszurichten;Abkühlen (208) des geschmolzenen Wärmeschnittstellenmaterials, der beim Abkühlen einen Phasenübergang durchläuft.

    System und Verfahren zum Bearbeiten von horizontal ausgerichteten Nanofasern aus Graphit in einem in 3D Chip-Stapeln verwendeten Material für eine thermische Grenzfläche
    3.
    发明专利
    System und Verfahren zum Bearbeiten von horizontal ausgerichteten Nanofasern aus Graphit in einem in 3D Chip-Stapeln verwendeten Material für eine thermische Grenzfläche 未知

    公开(公告)号：DE112012002633T5

    公开(公告)日：2014-04-17

    申请号：DE112012002633

    申请日：2012-05-14

    Applicant: IBM

    Inventor： SINHA ARVIND ,  SPLITTSTOESSER KEVIN ,  TOFIL TIMOTHY ,  KUCZYNSKI JOSEPH

    IPC: H01L25/065 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L25/07 ,  H01L25/18

    Abstract: Der Chip-Stapel von Halbleiterchips mit einer verbesserten Kühlvorrichtung beinhaltet einen ersten Chip mit einem Schaltungsaufbau auf einer ersten Seite und einen zweiten Chip, der mittels eines Gitters von Verbindungselementen elektrisch und mechanisch mit dem ersten Chip gekoppelt ist. Die Vorrichtung beinhaltet des Weiteren ein Pad aus einem Material für eine thermische Grenzfläche, das zwischen dem ersten Chip und dem zweiten Chip angeordnet ist, wobei das Pad aus dem Material für die thermische Grenzfläche Nanofasern beinhaltet, die parallel zu den zusammengefügten Oberflächen des ersten Chips und des zweiten Chips ausgerichtet sind. Das Verfahren beinhaltet ein Erzeugen eines ersten Chips mit einem Schaltungsaufbau auf einer ersten Seite und ein Erzeugen eines zweiten Chips, der mittels eines Gitters von Verbindungselementen elektrisch und mechanisch mit dem ersten Chip gekoppelt ist. Das Verfahren beinhaltet des Weiteren ein Anordnen eines Pads aus einem Material für eine thermische Grenzfläche zwischen dem ersten Chip und dem zweiten Chip, wobei das Pad aus dem Material für die thermische Grenzfläche Nanofasern beinhaltet, die parallel zu den zusammengefügten Oberflächen des ersten Chips und des zweiten Chips ausgerichtet sind.

    A system and method to process horizontally aligned graphite nanofibers in a thermal interface material used in 3d chip stacks
    6.
    发明专利
    A system and method to process horizontally aligned graphite nanofibers in a thermal interface material used in 3d chip stacks 未知

    公开(公告)号：GB2506534A

    公开(公告)日：2014-04-02

    申请号：GB201319413

    申请日：2012-05-14

    Applicant: IBM

    Inventor： KUCZYNSKI JOSEPH ,  SINHA ARVIND KUMAR ,  SPLITTSTOESSER KEVIN ,  TOFIL TIMOTHY

    IPC: H01L25/065 ,  H01L23/36

    Abstract: The chip stack of semiconductor chips with enhanced cooling apparatus includes a first chip with circuitry on a first side and a second chip electrically and mechanically coupled to the first chip by a grid of connectors. The apparatus further includes a thermal interface material pad placed between the first chip and the second chip, wherein the thermal interface material pad includes nanofibers aligned parallel to mating surfaces of the first chip and the second chip. The method includes creating a first chip with circuitry on a first side and creating a second chip electrically and mechanically coupled to the first chip by a grid of connectors. The method further includes placing a thermal interface material pad between the first chip and the second chip, wherein the thermal interface material pad includes nanofibers aligned parallel to mating surfaces of the first chip and the second chip.

Patent Agency Ranking