公开(公告)号：GB2513330A

公开(公告)日：2014-10-29

申请号：GB201307294

申请日：2013-04-23

Applicant: IBM

Inventor： STRACH THOMAS ,  ECKERT MARTIN ,  HARRER HUBERT

IPC: G01R31/317 ,  G01R29/26 ,  G01R31/30

Abstract: A power noise histogram of a computer system is determined using a skitter circuit (40) with multiple skitter bins (48), each skitter bin (48) being connected to a signal line (49) and a counter circuit (64) at one or more clock cycles. The counter is incremented when the respective skitter bin (48) is enabled. The skitter bins are calibrated to supply voltage and are used to measure a voltage distribution during computer operation. The supply voltage to the circuit may be varied and the skitter bin that fails or the lowest successful skitter bin may be determined. This may be used to set the operating voltage or a guard band voltage. The voltage distribution may be extrapolated beyond the boundaries of the range of skitter bins. The probability of failure of the computer system for a given voltage may be calculated.

公开(公告)号：DE102014101114A1

公开(公告)日：2014-10-23

申请号：DE102014101114

申请日：2014-01-30

Applicant: IBM

Inventor： ECKERT MARTIN ,  HARRER HUBERT ,  STRACH THOMAS

IPC: G06F11/22

Abstract: Die Erfindung bezieht sich auf ein Verfahren zum Festlegen eines Histogramms des Leistungsrauschens eines Computersystems, wobei das Computersystem eine Skitter-Schaltung (40) mit mehreren Skitter-Bins (48) aufweist, wobei der Skitter-Bin (48) jeweils mit einer Signalleitung (49) bei einem oder mehreren Taktzyklen verbunden ist, wobei das Verfahren aufweist: (i) Verbinden jedes Skitter-Bin (48) mit einer einzelnen Skitter-Schaltung (64); (ii) Erhöhen eines Zählers (64), wenn der entsprechende Skitter-Bin (48) freigegeben ist.