公开(公告)号：DE102016108125A1

公开(公告)日：2017-11-02

申请号：DE102016108125

申请日：2016-05-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BRANDT PHILIP ,  SCHULZE HANS-JOACHIM ,  STEGNER ANDRÉ RAINER ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  PFAFFENLEHNER MANFRED ,  AUER THOMAS ,  PFIRSCH FRANK

IPC: H01L29/06 ,  H01L29/36 ,  H01L29/739 ,  H01L29/74

Abstract: Eine Halbleitervorrichtung weist einen Halbleiterkörper (40) auf, der eine erste Seite (101), einen Rand (41), der den Halbleiterkörper (40) in einer zu der ersten Seite (101) parallelen Richtung begrenzt, einen aktiven Bereich (110), einen peripheren Bereich (120), der zwischen dem aktiven Bereich (110) und dem Rand (41) angeordnet ist, ein erstes Halbleitergebiet (1) eines ersten Leitfähigkeitstyps, das sich von dem aktiven Bereich (110) in den peripheren Bereich (120) erstreckt, ein zweites Halbleitergebiet (2) eines zweiten Leitfähigkeitstyps, das einen pn-Übergang (12) mit dem ersten Halbleitergebiet (1) bildet, ein erstes Randabschlussgebiet (4) des zweiten Leitfähigkeitstyps, das an das erste Halbleitergebiet (1) angrenzt und an der ersten Seite (101) und zwischen dem zweiten Halbleitergebiet (2) und dem Rand (41) angeordnet ist, und ein zweites Randabschlussgebiet (5) des ersten Leitfähigkeitstyps, das an der ersten Seite (101) und zwischen dem ersten Randabschlussgebiet (4) und dem Rand (41) angeordnet ist, auf. Das zweite Randabschlussgebiet (5) weist eine variierende Konzentration von Dotierstoffen des ersten Leitfähigkeitstyps auf, die mit zunehmender Entfernung von dem ersten Randabschlussgebiet (4) mindestens neben dem ersten Randabschlussgebiet (4) im Wesentlichen linear zunimmt.

公开(公告)号：DE102012217624A1

公开(公告)日：2013-04-04

申请号：DE102012217624

申请日：2012-09-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DUETEMEYER THOMAS ,  AUER THOMAS ,  BRAEKER GEORG ,  HERMS RONNY

IPC: H01L25/07 ,  H01L23/12 ,  H01L23/492 ,  H01L23/498

Abstract: Ein Halbleitermodul (100) umfasst ein Modulgehäuse (6), wenigstens ein Substrat (2), sowie eine Anzahl N von wenigstens zwei steuerbaren Leistungshalbleiterchips (T1...T6), die innerhalb des Modulgehäuses (6) in einer lateralen Richtung (r) hintereinander angeordnet sind. Die Anzahl N der wenigstens zwei steuerbaren Leistungshalbleiterchips (T1...T6) kann gerade oder ungerade sein. Ein jedes der Substrate (2) weist einen dielektrischen Isolationsträger (20) auf, sowie eine ebene oberseitige Metallisierungsschicht (21), die an dem Isolationsträger (20) angebracht ist und die eine Anzahl von Leiterbahnen () enthält. Ein jeder der N steuerbaren Leistungshalbleiterchips (T1...T6) ist auf der oberseitigen Metallisierungsschicht (21) eines Substrats (2) angeordnet und umfasst eine erste Hauptelektrode (E1...E6), eine zweite Hauptelektrode (C1...C6), eine zwischen der ersten Hauptelektrode (E1...E6) und der zweiten Hauptelektrode (C1...C6) ausgebildete Laststrecke, sowie eine Steuerelektrode (G1...G6) zur Steuerung eines elektrischen Stromes durch die Laststrecke. Gemäß einer ersten Variante weist das Halbleitermodul (100) genau einen einzigen externen Hauptlastanschluss (Emain) auf, der sowohl außerhalb des Modulgehäuses (6) angeordnet als auch elektrisch an sämtliche ersten Hauptelektroden (E1...E6) angeschlossen ist, sowie einen externen Hilfsanschluss (Eaux), der außerhalb des Modulgehäuses (6) angeordnet und über einen Hilfsanschluss-Verbindungsleiter (4) elektrisch an sämtliche ersten Hauptelektroden (E1...E6) angeschlossen ist. Hierzu ist der Hilfsanschluss-Verbindungsleiter (4) an einer Verbindungsstelle (5) an eine der oberseitigen Metallisierungsschichten (21) angeschlossen. Der Hauptlastanschluss (Emain) weist in einer lateralen Richtung (r) von der Verbindungsstelle (5) einen Abstand (d1) auf, der kleiner oder gleich ist als der kleinste Wiederholabstand (dr), der zwischen irgendwelchen zwei benachbarten der Leistungshalbleiterchips (T1...T6) in der lateralen Richtung (r) auftritt.