公开(公告)号：DE102018118061A1

公开(公告)日：2019-02-14

申请号：DE102018118061

申请日：2018-07-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HELLWIG FRANK ,  WIRRER GERHARD ,  FARRALL GLENN ASHLEY ,  HASTIE NEIL STUART

IPC: G06F9/455

Abstract: Eine Interrupt-Schnittstelle einer zentralen Verarbeitungseinheit (CPU) umfasst einen Bus mit mehreren Schnittstellen zu verschiedenen Komponenten der CPU. Diese Komponenten können einen Speicher, der Anweisungen zum Ausführen von Vorgängen einer Prozessorkomponente beinhaltet, mehrere virtuelle Maschinen (VMs) und einen Virtuelle-Maschine-Monitor(VMM)/Hypervisor, der zum Ausführen der mehreren VMs konfiguriert ist, beinhalten. Der Prozessor kann Interrupt-Anforderungen (einen Interrupt) als Dienstanforderungen parallel empfangen, die durch den VMM oder eine oder mehrere beliebige der mehreren VMs zum Ausführen von VM-Anwendungen auf einer dedizierten Instanz eines Gastbetriebssystems für eine Aufgabe ausgeführt werden können. Der Prozessor kann ferner basierend auf vorbestimmten Kriterien, einschließlich einer momentanen Aufgabenpriorität, einer ausstehenden Interrupt-Priorität oder einem Interrupt-Enable, die mit dem momentanen Status jeder der Komponenten assoziiert sind, bestimmen, ob eine Interrupt-Anforderung an den VMM und die VMs genehmigt wird.

公开(公告)号：DE102009031001A1

公开(公告)日：2010-02-18

申请号：DE102009031001

申请日：2009-06-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HELLWIG FRANK

IPC: G06F11/34 ,  G06F11/32

Abstract: An apparatus for profiling a computer system, where the apparatus contains a resolution register, a counter, and a monitor. The resolution register stores a variable, which sets the timing for when the apparatus will create an output that can be used to gauge the system's performance. The counter counts the operations of the system, while the monitor monitors occurrences, activities that occur during each operation. Once the number of operations lapse equal to the variable, a reading is output.

公开(公告)号：DE102004046429A1

公开(公告)日：2006-04-06

申请号：DE102004046429

申请日：2004-09-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HELLWIG FRANK

IPC: G06F13/16

Abstract: The equipment has a prefetch-buffer-device for requesting several data, which can be readout from an external memory (18), using a wrap-around-block-read instruction, where the equipment is connectable to a multi-master bus system. The data are assigned to respective addresses. One part of the requested data is forwarded to the bus-system from the equipment. The requested data is then received from the memory. Independent claims are also included for the following: (A) a microcontroller system and/or microprocessor system with an interface equipment (B) a method for operating an interface equipment.

公开(公告)号：DE102004013635A1

公开(公告)日：2005-10-13

申请号：DE102004013635

申请日：2004-03-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HELLWIG FRANK ,  KOENIG DIETMAR

IPC: G06F13/00 ,  G06F13/362 ,  G06F13/374

Abstract: A method for allocating bus access rights is used in a multimaster bus system wherein addresses are explicitly allocated to master devices and each master device is assigned a priority value from an organized priority list of priority values. Requests from at least one master device to use the bus system to access a slave device are received, and the priority values of all requesting master devices are compared. If a sole requesting master device has the highest priority value access to the respective slave device is granted to that master device. If a plurality of requesting master devices have the same highest priority value access is successively granted to the requesting master devices having the same highest priority value on the basis of the address allocation of the master devices.

公开(公告)号：DE102019126897A1

公开(公告)日：2021-04-08

申请号：DE102019126897

申请日：2019-10-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WIRRER GERHARD ,  HELLWIG FRANK ,  KUMAR VARUN

IPC: G06F9/48

Abstract: Gemäß verschiedenen Ausführungsformen wird eine Datenverarbeitungsvorrichtung beschrieben, umfassend einen oder mehrere Prozessoren, die eine Vielzahl von Datenverarbeitungsentitäten, einen oder mehrere Software-Interrupt-Knoten und ein Zugriffsregister für jeden Software-Interrupt-Knoten, das angibt, welche eine oder mehreren Datenverarbeitungsentitäten der Vielzahl von Datenverarbeitungsentitäten jeweils, als Interrupt-Quelldatenverarbeitungsentität, eine Interrupt-Dienstanforderung auf dem Software-Interrupt-Knoten für eine andere der Vielzahl von Datenverarbeitungsentitäten als Interrupt-Zielverarbeitungsentität auslösen darf/dürfen, wobei jeder Software-Interrupt-Knoten dazu ausgelegt ist, eine Interrupt-Dienstanforderung weiterzuleiten, die durch eine Interrupt-Quelldatenverarbeitungsentität ausgelöst wird, die eine Interrupt-Dienstanforderung auf dem Software-Interrupt-Knoten an eine Interrupt-Zielverarbeitungsentität weiterleiten darf, implementieren.

公开(公告)号：DE102019100406A1

公开(公告)日：2019-07-18

申请号：DE102019100406

申请日：2019-01-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HELLWIG FRANK ,  FARRALL GLENN ASHLEY ,  WIRRER GERHARD

IPC: G06F9/50 ,  H04L47/6275 ,  H04L47/80

Abstract: Ein Dienstanforderungs-Unterbrechungs-Router (110) weist einen Unterbrechungs-Controller (IC0, ..., ICn), der auf einen Unterbrechungsdienstanbieter (ISP) (120), der virtuelle ISPs aufweist, abgebildet ist; Dienstanforderungsknoten (SRNs), die konfiguriert sind, jeweilige Unterbrechungssignale in entsprechende Dienstanforderungen umzusetzen, wobei jeder der SRNs konfiguriert ist, seine Dienstanforderung zu einem der virtuellen ISPs zu leiten; und eine Arbitrierungseinrichtung (Arb1, ..., Arbv), die konfiguriert ist, zwischen den virtuellen ISPs in einer Zeitscheibenweise zu arbitrieren und für jeden der virtuellen ISPs zu arbitrieren, welche der zu ihm geleiteten Dienstanforderung eine höchste Priorität aufweist, auf.

公开(公告)号：DE10333522B4

公开(公告)日：2005-05-12

申请号：DE10333522

申请日：2003-07-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HELLWIG FRANK

IPC: G11C7/22 ,  G11C11/4076 ,  G06F12/00 ,  H03L7/00

公开(公告)号：DE102021105242A1

公开(公告)日：2021-09-09

申请号：DE102021105242

申请日：2021-03-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HELLWIG FRANK

IPC: G06F13/362 ,  G06F13/36

Abstract: Verfahren und Vorrichtung zum Verteilen von Interconnect-Bandbreite zwischen Master-Agenten (110). Das Verfahren beinhaltet das Zuweisen, zu jedem der Master-Agenten (110), eines jeweiligen Anteils an der Interconnect-Bandbreite innerhalb eines Zeitintervalls (410); das Überwachen der Master-Agenten (110), um zu bestimmen, ob einer der Master-Agenten (110) seinen zugewiesenen Anteil an Interconnect-Bandbreite innerhalb eines aktuellen Zeitintervalls (420) verbraucht hat; und, falls ein Master-Agent (110) seinen zugewiesenen Anteil an Interconnect-Bandbreite innerhalb des aktuellen Zeitintervalls verbraucht hat, Verzögern neuer Zugriffsanforderungen von diesem Master-Agenten (110) für eine vorbestimmte Anforderungsverzögerungszeit innerhalb des aktuellen Zeitintervalls (430).

公开(公告)号：DE102020115708A1

公开(公告)日：2020-12-17

申请号：DE102020115708

申请日：2020-06-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAYER ALBRECHT ,  FARALL GLENN ASHLEY ,  HELLWIG FRANK

IPC: G06F21/57

Abstract: Ein Ein-Chip-System (SoC, System on Chip), das Folgendes aufweist: mehrere Prozessorkerne (110-0, 110-1, 110-2, 110-3, 110-cs), einschließlich eines manipulationssicheren Masters (CSM), der dafür ausgelegt ist, Manipulationssicherheitssoftware auszuführen, und eines nicht manipulationssicheren Masters (M), der dafür ausgelegt ist, nicht für die Manipulationssicherheit relevante Software auszuführen; eine Ressource (120), die dafür ausgelegt ist, vom manipulationssicheren Master (CSM) und nicht manipulationssicheren Master (M) gemeinsam genutzt zu werden; und einen Zustandsautomaten (130), der dafür ausgelegt ist, die Ressource (120) zu schützen, indem nur der manipulationssichere Master (CSM) die Erlaubnis erhält, die Ressource (120) in einen bestimmten Zustand des Zustandsautomaten (130) zu überführen, und indem nur der nicht manipulationssichere Master (M) die Erlaubnis erhält, die Ressource (120) in einen anderen bestimmten Zustand des Zustandsautomaten (130) zu überführen.

公开(公告)号：DE102009031001B4

公开(公告)日：2018-07-19

申请号：DE102009031001

申请日：2009-06-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HELLWIG FRANK

IPC: G06F11/34 ,  G06F11/32

Abstract: Vorrichtung, die für das Profiling eines Systems mit einer CPU konfiguriert ist und Folgendes umfasst:ein Resolution Register, das so konfiguriert ist, dass es eine Variable speichert;einen Zähler, der so konfiguriert ist, dass er die Anzahl an Befehlen zählt, die vom System mit der CPU ausgeführt werden; undeinen Monitor, der so konfiguriert ist, dass er die Anzahl an Ereignissen zählt, die jeder ausgeführte Befehl umfaßt, wobei durch den Monitor ein Ergebnis ausgegeben wird, wenn ein Wert des Zählers gleich der Variablen ist, die in dem Resolution Register gespeichert ist.