公开(公告)号：JP2011175641A

公开(公告)日：2011-09-08

申请号：JP2011036967

申请日：2011-02-23

Applicant: Infineon Technologies Ag ,  インフィネオン テクノロジーズ アーゲー

Inventor： BREWERTON SIMON ,  FARRALL GLENN ASHLEY ,  NEIL STUART HASTIE ,  KNIGHT RICHARD

IPC: G06F9/38 ,  G06F11/18

CPC classification number: G06F11/1497 ,  G06F11/1695 ,  G06F2201/83

Abstract: PROBLEM TO BE SOLVED: To provide reading to and writing from peripherals by using the execution of a temporally separated redundant processor with high safety. SOLUTION: A first processor reads data from a peripheral device and copies the data to a register. A reading attempt from the peripheral by a temporally separated second processor is bypassed to the register, and the data is read from the register. Thereby sameness of the read data is guaranteed. Embodiments can be utilized in safety-relevant applications related to automotive, banking and finance, aerospace, defense, Internet payment, and others. COPYRIGHT: (C)2011,JPO&INPIT

Abstract translation: 要解决的问题：通过使用具有高安全性的时间上分离的冗余处理器的执行来提供对外围设备的读取和写入。 解决方案：第一个处理器从外围设备读取数据并将数据复制到寄存器。 通过时间上分离的第二处理器从外围设备的读取尝试被旁路到寄存器，并且从寄存器读取数据。 从而保证读取数据的一致性。 实施例可用于与汽车，银行和金融，航空航天，国防，互联网支付等有关的安全相关应用。 版权所有（C）2011，JPO＆INPIT

公开(公告)号：DE102016220639A1

公开(公告)日：2018-04-26

申请号：DE102016220639

申请日：2016-10-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HELLWIG FRANK ,  WIRRER GERHARD ,  FARRALL GLENN ASHLEY

IPC: G06F12/14

Abstract: Eine Speicherschutzeinheit ist dafür ausgelegt, Zugriffsanforderungen auszuwerten, die sich auf einen Speicheradressraum beziehen. Die Zugriffsanforderungen umfassen Adressparameter, die sich auf die Adressen des Speicheradressraums beziehen. Die Speicherschutzeinheit umfasst einen Adressevaluierer, einen Adressergebniskombinierer und ein Datenregister. Der Adressevaluierer ist dafür ausgelegt auszuwerten, ob sich die Adressparameter auf Adressbereiche eines Adressbereichesatzes beziehen, und ist dafür ausgelegt, Ergebnisse bezüglich der Adressbereiche auszugeben. Der Adressergebniskombinierer ist dafür ausgelegt, vom Adressevaluierer gelieferte Ergebnisse zu kombinieren, abhängig von Zugriffsschutzgruppen, denen die Adressbereiche zugeordnet sind. Die Speicherschutzeinheit ist dafür ausgelegt, Zugriffsgewährungsergebnisse basierend auf vom Adressergebniskombinierer gelieferten Kombinationen bereitzustellen. Das Datenregister ist dafür ausgelegt, Daten zu speichern, die den Adressbereichesatz betreffen und die eine Zuordnung der Adressbereiche zu den Zugriffsschutzgruppen betreffen.

公开(公告)号：DE102011108933A1

公开(公告)日：2012-02-02

申请号：DE102011108933

申请日：2011-07-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BREWERTON SIMON ,  HASTIE NEIL STUART ,  EDER ALFRED ,  FARRALL GLENN ASHLEY ,  HUBBERT PAUL ,  OBERLAENDER KLAUS ,  VILELA ANTONIO ,  WIESNER ROBERT

IPC: G11C29/08

Abstract: Die offenbarte Erfindung stellt eine Struktur und ein Verfahren zum Ermitteln von Adressleitungs (z. B. Wortleitungs-, Bitleitungs-)Speicherausfällen bereit. Bei einer Ausführungsform weisen das Verfahren und die Struktur das Erzeugen einer Adress-Signatur durch Neucodieren eines intern erzeugten Adress-Signals aus aktivierten Elementen (z. B. Wortleitungen) in einem Speicherarray auf. Die neu erzeugte Adress-Signatur kann mit einer angeforderten Speicheradressstelle verglichen werden. Wenn die neu erzeugte Adress-Signatur und die Speicherstelle gleich sind, liegt in dem Speicherarray kein Fehler vor, wenn jedoch die neu erzeugte Adress-Signatur und die Speicherstelle nicht gleich sind, liegt ein Fehler in dem Speicherarray vor. Demgemäß stellt das Neucodieren einer Adress-Signatur einen geschlossenen Prüfkreislauf bereit, dass eine Wortleitung und/oder Bitleitung, die tatsächlich in einem Speicherarray aktiviert wurde, die korrekte angeforderte Wortleitung und/oder Bitleitung war, dass keine weiteren Wortleitungen oder Bitleitungen ebenfalls angesteuert wurden, und dass die Wortleitung und/oder Bitleitung kontinuierlich ist.

公开(公告)号：DE102022111633A1

公开(公告)日：2022-12-08

申请号：DE102022111633

申请日：2022-05-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DEWAN KETAN ,  HELLWIG FRANK ,  MAHAJAN SHUBHENDU ,  COTTAM SIMON ,  VANGIPURAM SANDEEP ,  GALPIN DARREN ,  BIRD TREVOR ,  FARRALL GLENN ASHLEY ,  KOENIG DIETMAR ,  HUBBERT PAUL

IPC: G06F13/40 ,  G06F11/10 ,  G06F13/42

Abstract: Eine Verbindung (100), die einen mit einer Quelle (10) koppelbaren Eingang (110) und einen mit dem Eingang (110) gekoppelten Kodierer (120) aufweist. Der Kodierer (120) ist eingerichtet zum Gruppieren (610) von Information, die von der Quelle mittels eines gleichen Kanal empfangen wird; Skalieren (620) der gruppierten Information auf eine gemeinsame Breite; und Anwenden (630) eines Schutzes auf die skalierte gruppierte Information.

公开(公告)号：DE102013001627A1

公开(公告)日：2013-08-08

申请号：DE102013001627

申请日：2013-01-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BREWERTON SIMON ,  FARRALL GLENN ASHLEY ,  HASTIE NEIL S ,  VILELA ANTONIO ,  TRAYKOV BOYKO

IPC: G06F11/07

Abstract: Ein System und Verfahren zum Verarbeiten von Daten zur Verwendung mit einem Mikrocontroller, der eine Verarbeitungseinheit aufweist, sieht das Senden einer Eingangsdatenadresse an einen Speicher als Teil einer Leseanforderung für in dem Speicher gespeicherte Eingangsdaten, das Empfangen der Eingangsdaten aus dem Speicher, das Generieren einer Vielzahl von Ablaufprotokollsignalen, wobei eines oder mehrere der Ablaufprotokollsignale auf den Eingangsdaten, auf der Eingangsdatenadresse, auf einem oder mehreren internen Verarbeitungszuständen der Verarbeitungseinheit, auf Ausgangsdaten und auf einer Ausgangsdatenadresse basieren, das Generieren einer ersten Vielzahl von Signaturen auf der Grundlage der Vielzahl von Ablaufprotokollsignalen, das Empfangen einer zweiten Vielzahl von entsprechenden Signaturen von einem zweiten Mikrocontroller, das Vergleichen jeder Signatur der ersten Vielzahl von Signaturen mit jeder entsprechenden Signatur der zweiten Vielzahl von entsprechenden Signaturen, das Generieren eines ersten Fehlersignals, wenn der Vergleich wenigstens eine Nichtübereinstimmung ergibt, und das Nutzen des ersten Fehlersignals, um ein oder mehrere Deaktivierungssignale zum Deaktivieren des Betriebs von einer oder mehreren von dem Mikrocontroller gesteuerten Vorrichtungen zu generieren, vor.

公开(公告)号：DE102018118061A1

公开(公告)日：2019-02-14

申请号：DE102018118061

申请日：2018-07-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HELLWIG FRANK ,  WIRRER GERHARD ,  FARRALL GLENN ASHLEY ,  HASTIE NEIL STUART

IPC: G06F9/455

Abstract: Eine Interrupt-Schnittstelle einer zentralen Verarbeitungseinheit (CPU) umfasst einen Bus mit mehreren Schnittstellen zu verschiedenen Komponenten der CPU. Diese Komponenten können einen Speicher, der Anweisungen zum Ausführen von Vorgängen einer Prozessorkomponente beinhaltet, mehrere virtuelle Maschinen (VMs) und einen Virtuelle-Maschine-Monitor(VMM)/Hypervisor, der zum Ausführen der mehreren VMs konfiguriert ist, beinhalten. Der Prozessor kann Interrupt-Anforderungen (einen Interrupt) als Dienstanforderungen parallel empfangen, die durch den VMM oder eine oder mehrere beliebige der mehreren VMs zum Ausführen von VM-Anwendungen auf einer dedizierten Instanz eines Gastbetriebssystems für eine Aufgabe ausgeführt werden können. Der Prozessor kann ferner basierend auf vorbestimmten Kriterien, einschließlich einer momentanen Aufgabenpriorität, einer ausstehenden Interrupt-Priorität oder einem Interrupt-Enable, die mit dem momentanen Status jeder der Komponenten assoziiert sind, bestimmen, ob eine Interrupt-Anforderung an den VMM und die VMs genehmigt wird.

公开(公告)号：DE102011108933B4

公开(公告)日：2016-08-25

申请号：DE102011108933

申请日：2011-07-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BREWERTON SIMON ,  HASTIE NEIL STUART ,  EDER ALFRED ,  FARRALL GLENN ASHLEY ,  HUBBERT PAUL ,  OBERLAENDER KLAUS ,  VILELA ANTONIO ,  WIESNER ROBERT

IPC: G11C29/08

Abstract: Speicherblock mit: einem ersten Speicherarray (206) mit einer Vielzahl von Adressleitungen; einem ersten Adressdecoder (212), der so konfiguriert ist, dass er eine angeforderte Speicheradresse empfängt und eine entsprechende Adressleitung, die mit der angeforderten Speicheradresse assoziiert ist, selektiv aktiviert; und einem Adress-Signatur-Generator (204), der so konfiguriert ist, dass er eine Speicheroperationsanfrage, die die angeforderte Speicheradresse enthält, empfängt, und eine Adress-Signatur basierend auf der aktivierten Adressleitung erzeugt und die erzeugte Adress-Signatur und die angeforderte Speicheradresse vergleicht, wobei das erste Speicherarray (206) eine Vielzahl von im Wesentlichen parallelen Wortleitungen aufweist, die von einem Zeilendecoder getrieben werden, der an ein erstes Ende der Vielzahl von Wortleitungen gekoppelt ist, und der Adress-Signatur-Generator (204) an ein zweites dem Zeilendecoder gegenüberliegendes Ende der Vielzahl von Wortleitungen gekoppelt ist.

公开(公告)号：DE102013002088A1

公开(公告)日：2013-08-22

申请号：DE102013002088

申请日：2013-02-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GOESSEL MICHAEL ,  ADDISON DAVID ,  FARRALL GLENN ASHLEY ,  HASTIE NEIL STUART ,  VILELA ANTONIO ,  FALLER RAINER ,  BREWERTON SIMON ,  OBERLAENDER KLAUS ,  RABENALT THOMAS ,  TRAYKOV BOYKO

IPC: G06F11/10

Abstract: Ein System und ein Verfahren für einen signaturbasierten Redundanzvergleich sehen das Empfangen eines Eingangssignals durch ein Hauptteil und das Erzeugen eines binären Ausgangssignals durch das Hauptteil, das Erzeugen eines verzögerten Eingangssignals auf der Grundlage des Eingangssignals, das Erzeugen einer ersten Ausgangssignatur auf der Grundlage des binären Ausgangssignals, das Erzeugen einer verzögerten ersten Ausgangssignatur auf der Grundlage der ersten Ausgangssignatur, das Erzeugen eines verzögerten binären Ausgangssignals auf der Grundlage des verzögerten Eingangssignals, das Erzeugen einer verzögerten zweiten Ausgangssignatur durch ein Checker-Teil auf der Grundlage des verzögerten binären Ausgangssignals, das Vergleichen der verzögerten ersten Ausgangssignatur mit der verzögerten zweiten Ausgangssignatur und das Erzeugen eines Fehlersignals vor, wobei der Zustand des Fehlersignals auf dem Vergleich basiert.

公开(公告)号：DE102013001627B4

公开(公告)日：2019-11-21

申请号：DE102013001627

申请日：2013-01-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BREWERTON SIMON ,  HASTIE NEIL S ,  FARRALL GLENN ASHLEY ,  VILELA ANTONIO ,  TRAYKOV BOYKO

IPC: G06F11/07

Abstract: Ein System und Verfahren zum Verarbeiten von Daten zur Verwendung mit einem Mikrocontroller, der eine Verarbeitungseinheit aufweist, sieht das Senden einer Eingangsdatenadresse an einen Speicher als Teil einer Leseanforderung für in dem Speicher gespeicherte Eingangsdaten, das Empfangen der Eingangsdaten aus dem Speicher, das Generieren einer Vielzahl von Ablaufprotokollsignalen, wobei eines oder mehrere der Ablaufprotokollsignale auf den Eingangsdaten, auf der Eingangsdatenadresse, auf einem oder mehreren internen Verarbeitungszuständen der Verarbeitungseinheit, auf Ausgangsdaten und auf einer Ausgangsdatenadresse basieren, das Generieren einer ersten Vielzahl von Signaturen auf der Grundlage der Vielzahl von Ablaufprotokollsignalen, das Empfangen einer zweiten Vielzahl von entsprechenden Signaturen von einem zweiten Mikrocontroller, das Vergleichen jeder Signatur der ersten Vielzahl von Signaturen mit jeder entsprechenden Signatur der zweiten Vielzahl von entsprechenden Signaturen, das Generieren eines ersten Fehlersignals, wenn der Vergleich wenigstens eine Nichtübereinstimmung ergibt, und das Nutzen des ersten Fehlersignals, um ein oder mehrere Deaktivierungssignale zum Deaktivieren des Betriebs von einer oder mehreren von dem Mikrocontroller gesteuerten Vorrichtungen zu generieren, vor.

公开(公告)号：DE102019100406A1

公开(公告)日：2019-07-18

申请号：DE102019100406

申请日：2019-01-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HELLWIG FRANK ,  FARRALL GLENN ASHLEY ,  WIRRER GERHARD

IPC: G06F9/50 ,  H04L47/6275 ,  H04L47/80

Abstract: Ein Dienstanforderungs-Unterbrechungs-Router (110) weist einen Unterbrechungs-Controller (IC0, ..., ICn), der auf einen Unterbrechungsdienstanbieter (ISP) (120), der virtuelle ISPs aufweist, abgebildet ist; Dienstanforderungsknoten (SRNs), die konfiguriert sind, jeweilige Unterbrechungssignale in entsprechende Dienstanforderungen umzusetzen, wobei jeder der SRNs konfiguriert ist, seine Dienstanforderung zu einem der virtuellen ISPs zu leiten; und eine Arbitrierungseinrichtung (Arb1, ..., Arbv), die konfiguriert ist, zwischen den virtuellen ISPs in einer Zeitscheibenweise zu arbitrieren und für jeden der virtuellen ISPs zu arbitrieren, welche der zu ihm geleiteten Dienstanforderung eine höchste Priorität aufweist, auf.