公开(公告)号：DE102018212436A1

公开(公告)日：2020-01-30

申请号：DE102018212436

申请日：2018-07-25

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOEGERL JÜRGEN ,  SCHWEIKERT CHRISTIAN ,  HONG TAO ,  LASSMANN MATTHIAS ,  KARCZEWSKI TINO

IPC: H01L23/492 ,  H01L21/60 ,  H01L23/31 ,  H01L23/433 ,  H01L25/07

Abstract: Ein Halbleitergehäuse mit doppelseitiger Kühlstruktur umfasst ein oberes elektrisch leitfähiges Element, das eine nach außen freiliegende Metalloberfläche aufweist, ein unteres Trägersubstrat, das eine obere elektrisch leitfähige Schicht, eine untere elektrisch leitfähige Schicht mit einer nach außen freiliegenden Oberfläche und eine zwischen der oberen und unteren elektrisch leitfähigen Schicht angeordnete elektrische Isolierschicht aufweist, einen ersten elektrisch leitfähigen Abstandshalter, der zwischen dem oberen elektrisch leitfähigen Element und der oberen elektrisch leitfähigen Schicht angeordnet ist, mindestens einen Leistungshalbleiterchip, der zwischen dem oberen elektrisch leitfähigen Element und der oberen elektrisch leitfähigen Schicht angeordnet ist, einen zweiten elektrisch leitfähigen Abstandshalter, der zwischen dem oberen elektrisch leitfähigen Element und dem Leistungshalbleiterchip angeordnet ist und einen ersten, zweiten und dritten Leistungsanschluss, die entlang einer ersten Seite des Halbleitergehäuses angeordnet sind, wobei der zweite Leistungsanschluss zwischen dem ersten und dem dritten Leistungsanschluss angeordnet ist und wobei der erste und der dritte Leistungsanschluss zum Anlegen einer ersten Versorgungsspannung ausgebildet sind und wobei der zweite Leistungsanschluss zum Anlegen einer zweiten Versorgungsspannung ausgebildet ist.

公开(公告)号：DE102013223135B3

公开(公告)日：2014-11-20

申请号：DE102013223135

申请日：2013-11-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HONG TAO

IPC: H02M1/08 ,  H02M1/12 ,  H02M1/15

Abstract: Es wird Schaltungsanordnung und ein Verfahren zum Ansteuern eines IGBTs mit einem Kollektor, einem Emitter und einem Gate beschrieben. Gemäß einem Aspekt der Erfindung weist die Schaltungsanordnung folgendes auf: Eine dem Gate des IGBTs vorgeschaltete Gate-Treiberschaltung, die dazu ausgebildet ist, ein Treibersignal nach Maßgabe eines Logiksignals an seinem Ausgang zu erzeugen, um das Gate des IGBT zu laden oder zu entladen, sowie eine Trigerschaltung, die dazu ausgebildet ist, an einem einen ersten Zeitpunkt t1 ein Triggersignal SPULSE zu erzeugen, der – während eines Ausschaltvorganges des IGBTs – zeitlich im Bereich des Anstiegs der Kollektor-Emitterspannung VCE liegt. Das Triggersignal wird mit dem Logiksignal verknüpft wird, sodass die Gate-Treiberschaltung als Reaktion auf das Triggersignal für einen definierten Zeitraum ein Treibersignal mit einem Pegel erzeugt, der das Gate des IGBT wieder auflädt.

公开(公告)号：DE102013223249A1

公开(公告)日：2014-05-15

申请号：DE102013223249

申请日：2013-11-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HONG TAO

IPC: H01L21/331 ,  H01L29/739

Abstract: Ein Leistungshalbleiterbauelement wird hergestellt, indem ein Leistungstransistor mit mehreren Transistorzellen auf einem Halbleiter-Die ausgebildet wird und absichtlich eine Inhomogenität in dem Leistungstransistor erzeugt wird, so dass die Anzahl von Stromfilamenten in den Transistorzellen mit reduzierter lokaler Stromdichte zunimmt und in dem Leistungstransistor während des Betriebs weniger instationäre Lawinenschwingungen auftreten.

公开(公告)号：DE102018212436A8

公开(公告)日：2020-03-19

申请号：DE102018212436

申请日：2018-07-25

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOEGERL JÜRGEN ,  SCHWEIKERT CHRISTIAN ,  HONG TAO ,  LASSMANN MATTHIAS ,  KARCZEWSKI TINO

IPC: H01L23/492 ,  H01L21/60 ,  H01L23/31 ,  H01L23/433 ,  H01L25/07

公开(公告)号：DE102010030317B4

公开(公告)日：2016-09-01

申请号：DE102010030317

申请日：2010-06-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： THOBEN MARKUS DR ,  HONG TAO

IPC: G01R15/00 ,  G01R19/00 ,  H05K1/02

Abstract: Schaltungsanordnung mit einem bestückten Schaltungsträger (2) umfassend einen flachen Isolationsträger (5), der eine Oberseite (5a) aufweist, sowie eine auf die Oberseite (5a) aufgebrachte, strukturierte Metallisierungsschicht (6); einen ersten Leistungshalbleiterchip (1), der auf einem ersten Abschnitt (61) der Metallisierungsschicht (6) angeordnet ist, und der einen ersten unteren Chip-Lastanschluss (11) aufweist, welcher mit dem ersten Abschnitt (61) elektrisch leitend verbunden ist; einen Shuntwiderstand (3), der auf einem zweiten Abschnitt (62) der Metallisierungsschicht (6) angeordnet ist, und der einen unteren Hauptanschluss (31) aufweist, welcher mit dem zweiten Abschnitt (62) elektrisch leitend verbunden ist; wobei zwischen dem ersten Abschnitt (61) und dem zweiten Abschnitt (62) eine elektrisch leitende Verbindung (4) ausgebildet ist, die eine zwischen dem ersten Abschnitt und dem zweiten Abschnitt ausgebildete Engstelle (40) umfasst, welche ein beim Betrieb der Schaltungsanordnung zwischen dem ersten unteren Chip-Lastanschluss (11) und dem unterem Hauptanschluss (31) fließender Strom passieren musswobei der der erste Abschnitt (61) und der zweite Abschnitt (62) Bestandteile eines zusammenhängenden Abschnitts (65) der strukturierten Metallisierungsschicht (6) sind; und wobei der der zusammenhängende Abschnitt (65) an der Engstelle (40) eine Breite (b40) aufweist, die sowohl kleiner ist als die kleinste Breite (b11) des ersten unteren Chip-Lastanschlusses (11), als auch kleiner als die kleinste Breite (b31) des unteren Hauptanschlusses (31), wobei die Breiten (b40, b11, b31) jeweils parallel zur Oberseite (5a) des Isolationsträgers (5) bestimmt werden.

公开(公告)号：DE102012212249B4

公开(公告)日：2016-02-25

申请号：DE102012212249

申请日：2012-07-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HONG TAO

IPC: H01L21/98 ,  H01L21/50 ,  H01L21/58 ,  H01L25/00

Abstract: Verfahren zur Herstellung eines wenigstens eines Verbundes, bei dem jeweils wenigstens zwei Fügepartner (11, 12) fest miteinander verbunden werden, mit folgenden Schritten: Bereitstellen eines Halterahmens (100), der einen Aufnahmebereich (110) aufweist, sowie eines Arbeitszylinders (120), der einen maximal möglichen Hub (Hmax) von kleiner oder gleich 5 mm aufweist; Bereitstellen einer Anzahl von N ≥ 1 Druckkammer(n) (7), von denen jede ein erstes Gehäuseelement (71) und ein zweites Gehäuseelement (72) aufweist; und wobei für jede Druckkammer (7) die folgenden Schritte durchgeführt werden: – Bereitstellen eines ersten Fügepartners (11), eines zweiten Fügepartners (12), eines Verbindungsmittels (10) und eines Dichtmittels (4); – Bestücken der Druckkammer (7) mit dem ersten Fügepartner (11), dem zweiten Fügepartner (12) und dem Verbindungsmittel (10) derart, dass sich das Verbindungsmittel (10) zwischen dem ersten Fügepartner (11) und dem zweiten Fügepartner (12) befindet, wobei zumindest das Verbindungsmittel (10) in einem ersten Kammerbereich (61) der Druckkammer (7) angeordnet ist; – Einlegen der bestückten Druckkammer (7) in den Aufnahmebereich (110); – Anpressen des jeweiligen ersten Gehäuseelementes (71) an das jeweilige zweite Gehäuseelement (72), indem die in den Aufnahmebereich (110) eingelegte Druckkammer (7) mit Hilfe des Arbeitszylinders (120) zwischen dem Arbeitszylinder (120) und dem Halterahmen (100) eingespannt wird; – Erzeugen eines zweiten Gasdrucks (p62) in einem zweiten Kammerbereich (62) der Druckkammer (7), der höher ist als ein erster Gasdruck (p61) im ersten Kammerbereich (61), so dass der erste Fügepartner (11), der zweite Fügepartner (12) und das zwischen diesen befindliche Verbindungsmittel (10) aneinander gepresst werden.

公开(公告)号：DE102010030317A1

公开(公告)日：2011-12-22

申请号：DE102010030317

申请日：2010-06-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： THOBEN MARKUS DR ,  HONG TAO

IPC: G01R15/00 ,  G01R19/00 ,  H05K1/02

Abstract: Die Erfindung betrifft eine Schaltungsanordnung mit einem mit einem Shuntwiderstand (3) bestückten Schaltungsträger (2). Die Anordnung umfasst einen flachen Isolationsträger (5), der eine Oberseite (5a) aufweist, sowie eine auf die Oberseite (5a) aufgebrachte, strukturierte Metallisierungsschicht (6), einen ersten Leistungshalbleiterchip (1), der auf einem ersten Abschnitt (61) der Metallisierungsschicht (6) angeordnet ist, und der einen ersten unteren Chip-Lastanschluss (11) aufweist, welcher mit dem ersten Abschnitt (61) elektrisch leitend verbunden ist. Der Shuntwiderstand (3) ist auf einem zweiten Abschnitt (62) der Metallisierungsschicht (6) angeordnet und weist einen unteren Hauptanschluss (31) auf, welcher mit dem zweiten Abschnitt (62) elektrisch leitend verbunden ist. Zwischen dem ersten Abschnitt (61) und dem zweiten Abschnitt (62) ist eine elektrisch leitende Verbindung (4) ausgebildet, die eine zwischen dem ersten Abschnitt und dem zweiten Abschnitt ausgebildete Engstelle (40) umfasst, welche ein beim Betrieb der Schaltungsanordnung zwischen dem ersten unteren Chip-Lastanschluss (11) und dem unterem Hauptanschluss (31) fließender Strom passieren muss.

公开(公告)号：DE102012212249A1

公开(公告)日：2014-01-16

申请号：DE102012212249

申请日：2012-07-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HONG TAO

IPC: H01L21/98 ,  H01L21/50

Abstract: Ein Aspekt der Erfindung betrifft ein Verfahren zur Herstellung eines Verbundes, bei dem mindestens zwei Fügepartner (11, 12) fest miteinander verbunden werden. Dazu werden ein Halterahmen (100) mit einem Aufnahmebereich (110) bereitgestellt, sowie ein Arbeitszylinder (120). Außerdem wird eine Anzahl von N ≥ 1 Druckkammer(n) (7) bereitgestellt. Jede Druckkammer (7) weist ein erstes und ein zweites Gehäuseelement (71, 72) auf. Jede der Druckkammern (7) wird mit einem Satz mit einem ersten Fügepartner (11), einem zweiten Fügepartner (12), einem Verbindungsmittel (10) und einem Dichtmittel (4) bestückt, und zwar so, dass das Verbindungsmittel (10) zwischen dem ersten Fügepartner (11) und dem Fügepartner (12) angeordnet ist. Dabei ist zumindest das Verbindungsmittel in einem ersten Kammerbereich (61) der Druckkammer (7) angeordnet. Jede auf diese Weise bestückte Druckkammer (7) wird in den Aufnahmebereich (110) eingelegt. Danach wird bei jeder Druckkammer (7) das erste Gehäuseelement (71) an das zweite Gehäuseelement (72) gepresst, indem die in den Aufnahmebereich (110) eingelegte Druckkammer (7) mit Hilfe des Arbeitszylinders (120) zwischen dem Arbeitszylinder (120) und dem Halterahmen (100) eingespannt wird. Im eingespannten Zustand wird in einem zweiten Kammerbereich (62) der Druckkammer (7) ein zweiter Gasdruck (p62) erzeugt, der höher ist als ein erster Gasdruck (p61) im ersten Kammerbereich (61). Hierdurch werden innerhalb der jeweiligen Druckkammer (7) der erste Fügepartner (11), der zweite Fügepartner (12) und das zwischen diesen befindliche Verbindungsmittel (10) aneinander gepresst. Mit einem auf diese Weise hergestellten Verbund lässt sich ein Halbleitermodul (200) herstellen.