公开(公告)号：DE102019126175A1

公开(公告)日：2021-04-01

申请号：DE102019126175

申请日：2019-09-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KERN THOMAS ,  GÖSSEL MICHAEL ,  KLOCKMANN ALEXANDER ,  GEORGAKOS GEORG

IPC: G11C29/52 ,  G11C16/34

Abstract: Es wird ein Verfahren zur Verarbeitung einer Eingangsbitfolge vorgeschlagen, mit: (i) Kodieren der Eingangsbitfolge in eine Ausgangsbitfolge mittels Kodierung, wobei die Bitfolge mindestens ein Tupel aufweist, wobei jedes Tupel mindestens zwei binäre Werte umfasst, wobei jedem Tupel ein Ladungszustand einer mehrwertigen Speicherzelle eines Speichers entspricht, wobei ein Wechsel von einem ersten Ladungszustand in einen zweiten Ladungszustand, der, bezogen auf einen neutralen Ladungszustand, betragsmäßig größer ist, einen zusätzlichen binären Wert 1 in dem Tupel bedingt und wobei der Ladungszustand derart bestimmt ist, dass ein Übergang von dem binären Wert 1 in den binären Wert 0 mittels eines unidirektionalen Fehlercodes detektierbar ist, (ii) Speichern des zu dem Tupel zugehörigen Ladungszustands in der Speicherzelle. Weiterhin wird eine entsprechende Vorrichtung angegeben.

公开(公告)号：DE102023115255A1

公开(公告)日：2024-12-12

申请号：DE102023115255

申请日：2023-06-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KLOCKMANN ALEXANDER ,  BEHRENS ALEXANDER BENEDICT

IPC: H03M13/05 ,  G06F11/00

Abstract: In verschiedenen Aspekten dieser Offenbarung wird eine Vorrichtung (100) zum Codieren eines digitalen Datenworts (102) bereitgestellt. Die Vorrichtung (100) kann einen Prozessor (104) aufweisen, der eingerichtet ist zum Gruppieren (302) eines digitalen Datenwortes (102), das eine Vielzahl von Bits aufweist, in mindestens eine Datenwort-Bitgruppe (DB), wobei die mindestens eine Datenwort-Bitgruppe (DB) mindestens zwei Bits aufweist; Hinzufügen (304) der zumindest einen Datenwort-Bitgruppe (DB) mindestens eines Bits (Zb) eines vordefinierten Wertes an einer vordefinierten Position innerhalb der mindestens einen Datenwort-Bitgruppe (DB); Codieren (306) der erweiterten mindestens einen Datenwort-Bitgruppe (106) mit dem mindestens einen hinzugefügten Bit (Zb), unter Verwendung eines Codier-Verfahrens, das auf Bitgruppen arbeitet, so dass ein Codewort (110) erzeugt wird aufweisend mindestens eine Information-Bitgruppe (112) und mindestens eine Prüfwort-Bitgruppe (114); Entfernen (308) des mindestens einen hinzugefügten Bits (Zb) aus der mindestens einen Information-Bitgruppe (112), so dass mindestens eine reduzierte Information-Bitgruppe (116) gebildet wird; und Speichern (310) der mindestens einen reduzierten Information-Bitgruppe (116) und der mindestens einen Prüfwort-Bitgruppe (114).

公开(公告)号：DE102021109391B3

公开(公告)日：2022-08-25

申请号：DE102021109391

申请日：2021-04-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KERN THOMAS ,  KLOCKMANN ALEXANDER ,  RABENALT THOMAS ,  GÖSSEL MICHAEL

IPC: G06F11/08 ,  H03M13/15 ,  G06F21/64 ,  H04L1/00

Abstract: Es wird eine Lösung zur Erkennung eines Multibytefehlers in einem Codewort eines verkürzten Fehlercodes vorgeschlagen, wobei der verkürzte Fehlercode ein τ Byte-korrigierender Fehlercode ist, Bytes des Codeworts des verkürzten Fehlercodes einen ersten Bereich bestimmen und der nicht korrigierbare Multibytefehler erkannt wird, sofern mindestens eine der folgenden Bedingungen erfüllt ist: (a) mindestens ein Fehlerpositionssignal liegt nicht in dem ersten Bereich; (b) mindestens ein Fehlerpositionssignal zeigt mindestens einen Fehler aber weniger als τ Fehler in dem ersten Bereich an und es liegt kein 1-Bytefehler bis (τ- 1)-Bytefehler vor.

公开(公告)号：DE102023209865A1

公开(公告)日：2025-04-10

申请号：DE102023209865

申请日：2023-10-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KERN THOMAS ,  KLOCKMANN ALEXANDER ,  GOESSEL MICHAEL ,  ALKHOURY GEORGE

IPC: H03M13/29

Abstract: Es wird eine Lösung vorgeschlagen zur Fehlerkorrektur, wobei eine Bitgruppe von n Speicherzellen gelesen wird und daraus n Zustände bestimmt werden, wobei die n Zustände in einer Zeitdomäne bestimmt werden für einen k1-aus-n Code und für einen k2-aus-n Code, wobei k1kleiner als k2ist. Weiterhin wird für ein gelesenes n-Bit Wort, das ein Nicht-Codewort anstatt eines Codeworts des k2-aus-Codes ist, das zuvor gelesene n-Bit Codewort des k1-aus-n Codes genutzt, um mögliche fehlerhafte Bits in dem gelesenen Nicht-Codewort zu bestimmen. Anhand der möglichen fehlerhaften Bits mögliche Codewörter des k2-aus-n werden Codes für das Nicht-Codewort bestimmt und anhand der möglichen Codewörter wird eine Fehlerkorrektur mithilfe eines äußeren Fehlercodes durchgeführt.

公开(公告)号：DE102019126175B4

公开(公告)日：2022-04-28

申请号：DE102019126175

申请日：2019-09-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KERN THOMAS ,  GÖSSEL MICHAEL ,  KLOCKMANN ALEXANDER ,  GEORGAKOS GEORG

IPC: G11C29/52 ,  G11C7/00 ,  G11C16/34

Abstract: Verfahren zur Verarbeitung einer Eingangsbitfolge, mit:- Kodieren der Eingangsbitfolge in eine Ausgangsbitfolge mittels Kodierung,- wobei die Bitfolge mindestens ein Tupel aufweist, wobei jedes Tupel mindestens zwei binäre Werte umfasst,- wobei jedem Tupel ein Ladungszustand einer mehrwertigen Speicherzelle eines Speichers entspricht,- wobei ein Wechsel von einem ersten Ladungszustand in einen zweiten Ladungszustand, der, bezogen auf einen neutralen Ladungszustand, betragsmäßig größer ist, einen zusätzlichen binären Wert 1 in dem Tupel bedingt,- wobei der Ladungszustand derart bestimmt ist, dass ein Übergang von dem binären Wert 1 in den binären Wert 0 mittels eines unidirektionalen Fehlercodes detektierbar ist,- Speichern des zu dem Tupel zugehörigen Ladungszustands in der Speicherzelle,- wobei ein Schwellwert vorgesehen ist, um eine Symmetrie um den neutralen Ladungszustand aufzulösen und somit eine Unidirektionalität für den unidirektionalen Fehlercode sicherzustellen.